

Interface

2003 January

特集

オリジナルアーキテクチャのパソコンを作ろう！



[表紙デザイン：(株)プランニング・ロケッツ]

39 作りながら学ぶコンピュータシステム技術

Learning computer system technology through creation

プロローグ 実際に動くと感動ものだよ！ おもしろいことやろうぜ！

40 これがオリジナル仕様コンピュータシステムだ！

井倉将実

Prologue This is the computer system with the original spec!
Masami Ikura

第1章 64ビット/MPXバスモード/クロック66MHzで動作させる

47 SH-4用ローカルバスコントローラの設計/製作

井倉将実

Chapter 1 Design and creation of the SH-4 local bus controller
Masami Ikura

第2章 メインメモリとしてSDRAM SO-DIMMを実装する

60 SDRAMコントローラの設計/製作

井倉将実

Chapter 2 Design and creation of an SDRAM controller
Masami Ikura

第3章 入出力機能拡張はすべてPCIバス上に実装する

73 PCIホストコントローラの設計/製作

井倉将実

Chapter 3 Design and creation of a PCI host controller
Masami Ikura

第4章 VGA解像度で32ビットフルカラーのフレームバッファ

89 グラフィックスボードの設計/製作

井倉将実

Chapter 4 Design and creation of a graphics board
Masami Ikura

第5章 M16CマイコンとPCIデバイスでキーコードを変換する

99 PS/2キーボード&マウスインターフェースの設計/製作

山武一郎/藤が丘勝信

Chapter 5 Design and creation of a PS/2 keyboard & mouse interface
Ichiro Yamatake/Masanobu Fujigaoka

第6章 もっとも基本的なPIO転送に対応したATAインターフェース

113 ATAインターフェースの設計/製作

山武一郎

Chapter 6 Design and creation of an ATA interface
Ichiro Yamatake

エピローグ まだ足りない！ まだまだこれから！

126 今後の展開と基板入手方法

井倉将実

Epilogue How to obtain the board and following development
Masami Ikura



別冊
付録

組み込みLinuxを使ったシステム設計の勘所

監修：日本エンベデッド リナックス コンソーシアム

A separate booklet appended to a magazine

The vital point of system design by Embedded Linux
Japan Embedded Linux Consortium

話題のテクノロジー解説

- 127 フリーソフトウェア徹底活用講座(第5回)
続・C言語をコンパイルする際に指定するオプション
 A sequel — Options specified when compiling C language
 岸 哲夫
 Tetsuo Kishi
- 169 プロセッサコア「Xtensa」によるソフトウェア主体の設計手法(後編)
コンフィギュラブルプロセッサ「Xtensa」を使ったFIRフィルタの高速化
 Acceleration of the FIR filter using a configurable processor "Xtensa"
 永峰 譲
 Jo Nagamine

ショウレポート&コラム

- 13 国内最大のエレクトロニクス総合展
CEATEC JAPAN 2002
 CEATEC JAPAN 2002
 北村俊之
 Toshiyuki Kitamura
- 17 移り気な情報工学(第30回)
自分自身を語るオブジェクト指向「物」
 Object oriented things which speak of themselves
 山本 強
 Tsuyoshi Yamamoto
- 19 フジワヒロタツの現場検証(第66回)
歳を重ねるといふこと
 What is means to age
 Hirotatsu Fujiwara
- 168 ハッカーの常識的見聞録(第25回)
ヘッドホンでも5.1chバーチャルサウンドをコードレスで楽しもう
 Let's enjoy 5.1ch virtual sound with headphones
 広畑由紀夫
 Yukio Hirohata
- 184 シニアエンジニアの技術草子(貳拾参之段)
三文の得
 A 3-penny profit
 旭 征佑
 Shousuke Asahi
- 186 Engineering Life in Silicon Valley(対談編)
インターネットバブルの前と後の比較
 Comparing before and after the internet bubble
 H.Tony Chin
- 194 IPパケットの隙間から(第51回)
悪徳商法、なぜなくなるらない?
 Why illegal business practices don't disappear
 祐安重夫
 Shigeo Sukeyasu

一般解説&連載

- 140 組み込みプログラミングノウハウ入門(第8回)
アクティブオブジェクトモデリングのはなし
 A story on active object modelling
 藤倉俊幸
 Toshiyuki Fujikura
- 150 開発技術者のためのアセンブラ入門(第14回)
CPUのデータ転送(その2)
 Transfer instruction of CPU data (part2)
 大貫広幸
 Hiroyuki Oonuki
- 156 組み込みシステム開発にデザインパターンを利用する
オブジェクト指向を使ったリアルタイム信号計測システムの開発
 Development of a realtime signal measurement system using object oriented method
 酒井由夫/松沢 航
 Yoshio Sakai/Wataru Matsuzawa

■情報のページ

- 15 Show & News Digest
 188 NEW PRODUCTS
 195 海外・国内イベント/セミナー情報
 196 読者の広場
 198 次号のお知らせ

連載「開発環境探訪」「やり直しのための信号数学」は、お休みさせていただきます。

国内最大のエレクトロニクス総合展 CEATEC JAPAN 2002

北村俊之

「ブロードバンドの先に、次が見える。」をテーマに「CEATEC JAPAN 2002」が10月1日(火)～5日(土)の5日間、日本コンベンションセンターで開催された。主催は情報通信ネットワーク産業協会(CIAJ)、(社)電子情報技術産業協会(JEITA)、(社)日本パーソナルコンピュータソフトウェア協会(JPSA)である。CEATEC JAPANとしては今年で第3回目となる本展示会は、通信、情報、映像分野の最先端技術、製品、サービスが一堂に会した、業界をあげてのアジア最大級の複合展示会となっている。最終的な延べ来場者数も173,021人となっている。



〔写真1〕会場ようす

例年どおり非常に大規模な開催となっており、全体が「電子部品・デバイス&装置」「ビジネス・ソリューション」「ネットワーク・ソサエティ」「ホーム&パーソナル」の四つのパートに分けられていた(写真1)。

● 電子部品・デバイス&装置

日立製作所は、「携帯電話を加速する」をテーマに、携帯電話向けアプリケーションプロセッサ「SH-Mobile」フラッシュマイコン「F-ZTAT」シリーズ、モバイル/ネットワークやカーエレクトロニクスなどの各種ソリューション、フラッシュカード、汎用半導体などの製品を展示していた(写真2)。ミツミ電機は、マルチファンクションタクトスイッチ「SOQ Series」、光コネクタ「MC-901/903/918」、Bluetoothモジュール「WML-C09/C10/C11」を中心に展示を行った。「WML-C09/C10/C11」は、Bluetooth Class1/Class2に対応し、UART/USB/PCMをインターフェースにもつことで、幅広いアプリケーションを実現するとのことである。



〔写真2〕SH-Mobileを使用した指紋認証システム



〔写真3〕シャープの3D液晶ディスプレイ

シャープは、ディスプレイ、ネットワーク、システムの各種ソリューションデバイスの提案を行っており、3D液晶ディスプレイや独自の無線、光技術を使用した製品に来場者の注目が集まっていた(写真3)。ナショナルセミコンダクター・ジャパンは、「Powering Innovation」をテーマに、「パワーIC」「映像の世界」「音声の世界」「コミュニケーション」の各コーナーで最新半導体/半導体技術のほか、同社製品を採用した各社製品の紹介デモを行っていた。

● ビジネス・ソリューション

ナカヨ通信機は、無線LAN画像伝送システム、高速100Mbps光無線システム、次世代IPビジネスホンを中心に展示を行っており、IEEE802.11技術を用いたワイヤレス動画伝送システムや次世代型のIPビジネスホンは、来場者の関心も高いとのことであった(写真4)。

NECは、CPU、LSI、メモリ、集積回路、サーバからインターネット関連、ビジネス関連アプリケーション、IMT-2000、ブロードバン

〔写真4〕ナカヨ通信機のIPビジネスホン



ドなどの各種ネットワークサービス、さらに携帯電話、PHSなどの各種通信サービスなど幅広い展示を行っていた。沖電気工業は、CTIシステム、インターネット/イントラネット関連機器、VODサーバなどの製品を展示しており、とくにIP電話サービスプラットフォーム、VoIP評価/検証ソリューションは、IP電話への関心の高まりとともに注目度も上がっているという。また、CTstage 4iは、プラットフォームにMicrosoft.NETを採用し、インターネットと親和性の高いSIPやIPv6に対応、通信系と情報系システムを統合する高付加価値ネットワークインフラを実現するという。

● ネットワーク・ソサエティ

NTTドコモは、FOMAの最新端末「FOMA T2101V」やPDA一体型タイプの「FOMA SH2101V」などの展示を行っており、来場者の高い関心を集めていた。またユビキタス社会の実現に向けた、さまざまなモバイル技術を活用した取り組み事例を紹介していた(写真5)。



〔写真5〕FOMA・ペット型ロボットコラボレーションシステム(参考出品)

KDDIは、位置情報提供サービス「KDDI GPS MAP」が注目を集めていた。このサービスは、携帯電話とパソコンだけでGPS位置情報サービスが利用できるというもので、同社のセンタースタンプ機能を採用することで、センタ側からのリアルタイムな位置検索が可能であるという。



〔写真6〕東芝のGENIO e550G


東芝は、FOMA、au、TU-KA対応の携帯電話各機種のほか、PDAである「GENIO e」などモバイル端末に人気が集まっていた。とくにPDAでありながら、4.0型の液晶画面を搭載し、Intel PXA250-400MHzアプリケーションプロセッサを搭載した「GENIO e550G」に力を入れているとのことであった(写真6)。

三菱電機は、日本最小級のサイズを実現したETC「EP-400」シリーズの展示を行っており、同製品は小型で外付けスピーカ、車内の好きな場所に置けるのが特徴だという。J-PHONE対応の「J-D06」はモバイルカメラ、日本語変換ソフト、着信相手を画像で知らせる、3Dポリゴンエンジンなど多彩な機能を搭載した製品である。

● ホーム&パーソナル

パイオニアでは、高品位デジタル信号を高速、高精度に伝送可能なデジタルインターフェース「i.LINK」を搭載したマルチチャンネルプリメインアンプ「VSA-AX10i-N」およびDVDオーディオ/ビデオSACDプレーヤ「DV-S858Ai」の展示を行っていた。このi.LINK規格の端子をもつ機器同士であれば、DVDオーディオやSACDなどの高音質ソースをダイレクトに伝送することができる。

ソニー/ソニーマーケティングは、地上波からデジタルハイビジョン放送まで、さまざまな映像信号を、ブラウン管、PDP、液晶などすべての映像表示デバイスにおいて高画質映像を実現する新開発の統合デジタル高画質システム「ベガエンジン」を搭載した「ベガ」4シリーズ計9機種やau対応の携帯電話の着せ替えカバーなどを展示していた。メモリスティックが搭載できる「ミュージックチョロQ」(タカラ)など、遊び感覚にあふれた展示も多く見られた(写真7)。



〔写真7〕タカラのミュージックチョロQ

WPC EXPO 2002

■日時：2002年10月16日(水)～19日(土)

■場所：東京ビッグサイト(東京都江東区)

ブロードバンド時代——ユビキタス・ネット社会を拓く——と題して、パソコンをはじめとしたコンシューマ機器の展示会が開催された。国内最大規模の展示会ということもあり、来場者は363,590人に達した。

今回のWPC EXPOでもっとも目についたのはTablet PCである。キーボードレスで液晶ディスプレイを搭載し、持ち運びが可能なペン入力PCで、マイクロソフトのWindows XP Tablet PC Editionをはじめとして、各社のTablet PC製品が展示され、来場者の大きな注目を集めていた。

もう一つのキーワードは「ホームサーバ」だった。東芝の「ワイヤレスホームメディアステーションTransCube」はブロードバンドルータ、無線LAN、ハードディスクビデオレコーダを統合化したソリューションである。一家

に一台のホームサーバ時代の到来を感じさせる製品である。

IBMでは、同社のノートPC、ThinkPadシリーズの10周年を記念し、歴代モデルを展示していたほか、記念モデルの予約受け付けなども行っていた。

そのほかにはソニー・エレクトロニクスから社名変更した日本エレクトロニクスのBluetoothプロトコルアナライザBPA105型が展示されていた。従来製品と比較してトリガ機能が強化され、指定のイベントやトランザクションだけをとらえ、記録・表示が可能になった。



マイクロソフトのブース



Tablet PCの展示



東芝のTransCube

日本エレクトロニクスのBluetoothプロトコルアナライザ



IBMの歴代ThinkPadの展示



FSIJ国際シンポジウム

■日時：2002年10月22日(火)～23日(水)

■場所：日本教育会館(東京都千代田区)

7月に発足したNPO、フリーソフトウェアイニシアティブ(FSIJ)による国際シンポジウムが開催された。開催されたセッションは「中国におけるフリーソフトウェア」、「Free Standard Groupセッション」、「Debianセッション」、「ヨーロッパにおけるフリーソフトウェア」、「ヨーロッパ、アジアにおけるフリーソフトウェア」など。

Martin Michlmayr氏によるDebianソフトウェアの品質管理に関するセッションでは、世界各地に点在するメンテナの動向を把握する必要性と、

そのためのデータベース作りなどについて語られた。Neal H. Walfield氏によるGNU Hurdセッションは、GNU Projectで開発が行われているOSであるGNU Hurdについて、従来のOSと比較して速度は劣るものの、マルチサーバアーキテクチャによりセキュリティが強化されることなどが解説された。

セッションのようす



ARM, Derek Morris氏へのRealViewに関するインタビュー

■日時：2002年10月21日(月)

ARMのDevelopment Systems General ManagerであるDerek Morris氏に、同社の新製品RealViewに関してインタビューを行った。

編 まず、RealViewについて簡単に説明してほしい。

Morris RealViewはARM向けのデバッグだ。ARM11をサポートしているほか、マルチコア混合アーキテクチャ——複数のARMコア、複数のDSPコアのデバッグが同時に行える。複数のコアに対してSTOP/RUN/STEPが可能だ。

編 複数コアを用いた開発が増えているのか？

M 2000年の調査では、デザイン数ベースで、複数のARMコアを用いた

デザインが2%、ARM+DSPが8%、ARM+コプロセッサが9%という統計がある。また、次のデザインでは、64%が複数コアを用いた設計を行うという。

編 RealViewの製品構成について教えてほしい。

M RealViewはコード生成ツール(RV-CT)、RealViewデバッグ(RVD)、RealView ICE(RVI)などの単体売りを行う。顧客は必要なものだけを購入することができ、選択の幅が広がったことも特徴だ。



Derek Morris氏



自分自身を語る オブジェクト指向「物」

山本 強

最近のソフトウェア開発のスタイルといえば、オブジェクト指向である。オブジェクト指向の優れたところはたくさんあるのだが、基本となるのは「オブジェクト」という単位であり、そしてそれが何であるかを自らが知っている、知ることができるということではないかと思う。

元祖オブジェクト指向言語である Smalltalk は、言語仕様がオブジェクト指向的であるということがもちろん重要な要素なのだが、開発環境として個々のオブジェクトの機能や定義を簡単に参照できる仕掛けが含まれていることにも大きな意味がある。今では、ほとんどの人がインターネット用語だと思っているブラウザ (Browser) も、もともとは Smalltalk のオブジェクト閲覧ソフトウェアの名称だったのである。

そこで今回は、ソフトウェア設計にこれだけ大きな影響を与えたオブジェクト指向を、もっと他の分野にも適用できるのではないかと考えてみた。もっとも、それは自然な考え方ではあるが、

自分を語る「物」

最近になって製造責任者や産地証明といった「物」に対する説明責任が高度に求められるようになってきている。すなわち、工業製品や農作物について、それがどのようにして作られたものなのかを消費者が知る権利が確立しつつある。今のところ、消費者側の欲求は生産者や流通業者に対して嘘をつくなという精神的な要求なのだが、いずれ技術的な証明が求められるようになるであろう。

こんな話もある。携帯電話を買うとマニュアルが何冊もついてくる。携帯電話の本体は 100g もないのに、その数倍もある分厚いマニュアルが何冊も付いてくる。ほとんど読まれないと思うが、それが必要になったときにはどこかに片付けられているか、捨てられてしまっている見当たらないということが多い。

最近の IT 家電製品は、どれも似たような状況になっている。かつて、OA プームで盛り上がったとき、オフィスから紙が消えるとまことしやかにいわれたが、実際には紙の消費量が爆発的に増加したという経験がある。形は違っても、今また同じことを繰り返しているように見えるのは筆者だけではないと思う。

また、IT を生業とする人にとっても、ハードウェアとデバイスドライバの分離というやっかいな問題がある。ハードがあってもデバイスドライバがなければ使えないのに、OS はアップデートされてもデバイスドライバはないということが多い。プラグ&プレイは製品の情報まで語ってくれるのだが、デバイスドライバへのアクセスパスまでは語ってくれないからがゆい。こういう問題は、「物」が自分をしっかりと語るしくみをもってくれば解決する。

バーコードから始まる「物」のオブジェクト指向化

工業製品のほとんどにバーコードが印刷されるようになって久しい

が、バーコードも拡大解釈すると「物」のオブジェクト指向化ツールと考えることができる。製品がインスタンスであり、それを生み出す製造ラインや規格がクラスとなる。バーコードは製造工場と製品規格へのポインタであり、それが数値としてバーコードにコーディングされていると考えることができる。今のところ、それを見るためのブラウザが消費者に提供されていないので、オブジェクト指向のメリットが見えないのである。

また、バーコードもどんどん進化している。2次元バーコード (QRコード) による大容量化や、JR の Suica に採用されている RFID (無線タグ) による非接触化などがすでに実用化されている。印刷型はリードオンリーだが、RAM を内蔵した書き換え可能なタグも低価格化している。そして、その先にあるのが、スマートダストと呼ばれる超小型無線 LSI タグであろう。スマートダストというコンセプトは、それこそ印刷インキに混入できるレベルまで微小化した書き換え可能なタグである。

「物」が自分を語るしくみ

バーコードが製造規格へのポインタであると考え、ポインタの先を見えるようにするのが「物」のオブジェクト指向化の第一歩である。ネットワークが遍在化した今なら、クラス情報をネットワーク経由でアクセスするのがいざいざ簡単である。幸い、日本は世界に誇れる移動体通信インフラをもっている。農作物は工業製品ではないが、生産者情報や生育過程がクラス情報となる。これは、書き換え可能タグとネットワークを経由した情報提供が実現できることになる。

さらに、タグの大容量化と標準化という作戦もある。CD-ROM 並みの情報が入るタグができるなら、クラス情報をすべて入れてしまうことができる。すなわち、仕様やマニュアル、基本ドライバなどはタグにすべて刷り込まれているという状況である。


そこで問題になるのが、ドキュメント構造とブラウザの標準化である。これが実現できれば、一家に一台のマニュアルリーダーがあればどんな「物」であっても、そのマニュアルが読めるようになる。そうなれば、今度こそ紙とプラスチックの消費量が減少するのは間違いないのではないだろうか。

* * *

「ユビキタス」が流行語になっているが、思想のレベルで何が変わるのかという説明が明確ではないように見える。ちょっと便利になるとい程度の説明では、インターネット冷蔵庫は売れない。すべての製品がオブジェクト指向でいう「物」になるというのが、ユビキタス社会の実現イメージかもしれない。

やまもと・つよし

北海道大学大学院工学研究科電子情報工学専攻
計算機情報通信工学講座 超集積計算システム工学分野



フジワラヒロタツの現場検証 (66)

歳を重ねるということ

バタバタと仕事に追われているうちに夏も過ぎ、おや秋の気配と思っているうちに、もう初冬を思わせる寒さに身を震わせていたりします。筆者の会社は古いビルに入っていて、空調は真夏と真冬にしか効かないので、会社に居ながら季節感を感じることが容易という利点があります。たぶん、もう少しちゃんとしたオフィスビルに入ってらっしゃる方には、季節の移ろいはなかなか感じにくいものではないでしょうか。大きいビルは、人工都市みたいなものですし。

もっとも、古くても新しくてもどちらも蛍光灯の下、ずっと人工光で暮らしていれば同じかもしれませんね。筆者も季節感を感じやすいビルなどといったつつ、ディスプレイに光が映り込まないように朝からブラインドをおろして仕事をしています。

まあ、季節や昼夜を考えずに働いていても、自ずと歳はとるものですね。かつて読んだノンフィクションに「コンピュータ新人類の研究」という本があって、「こりゃまるで俺のことが書いてある！」などと感じた、いわゆる第1期マイコン少年の筆者も、とうとう不惑の年になってしまいました。

で、年をとって感じるのは、若い頃にくらべて、ずいぶん自分がいいかげんになったという感慨です。

良い意味でも悪い意味でもアバウトになってきて、以前は胃が痛くなったような仕事でも、それほど気に病まずにこなせるようになりました。もともと筆者はあまり緻密なアタマをもってはいないと自覚しているのですが、その割に神経質なところがあって、それがこのプログラマという商売にとってはうまく働

いているようでした。けれども神経質というのは両刃の刃で、スケジュールの遅れや、自分ではどうしようもない不確定要因に、つい再帰呼び出しのように考えてしまい、すぐスタックオーバーフローならぬ、潰瘍を悪くしてしまうのでした。

しかし！ ふと気づくといつの間にやら、考えてもどうしようもないことを考えないようになり、それにともない、潰瘍もいつの間にか、それほど痛まなくなりました。

さらに、年をとると現場の技術にも疎くなります。まだまだ枯れてはいないつもりですが、すべての分野をカバーするがむしやらの気力はありませんから、若いモノに任せます。ところがそれが暗礁に乗り上げ、連日の残業々々です。サア、以前なら一緒にコードを追ったりしたのですが、さっぱりわからない分野のこと、「がんばって」と声をかけることくらいしかできません。

ハハア、これだな、と思いました。自分はその分野で役に立たないと割り切っていますから、とても気が楽なのです。いままでも自分が苦しんでいるときに声をかけてくれた管理職の上司の気持ちってこうだったんですね。

何にでも首を突っ込んでバタバタしなくなってきたのは、歳を重ねて賢くなったというより、体力がなくなって根気が続かなくなったからなのかもしれませんが、なかなかいいことなのかもしれません。

藤原弘達 (株)JFP デバイスドライバエンジニア、漫画家

特集

オリジナルアーキテクチャのパソコンを作ろう！

作りながら学ぶ コンピュータシステム 技術

PC/AT 互換機の CPU がまだ 386 だった頃は、マザーボードにも 74TTL がよく使われていた。しかし現在では高速化/高機能化が進み、あらゆる機能が SuperI/O などのチップセットに集積されるようになっていく。そのためバスやインターフェースの基礎技術を学習/体験しようにも、機能が LSI の中に入ってしまったら、その動きを見ることが困難になっている。

また、組み込み向け CPU においても、SDRAM コントローラや PCI バスコントローラが内蔵され、リファレンスマニュアルどおりにピンを接続してレジスタを初期化するだけで、動作原理を理解しなくても動くシステムができてしまう。これでは、本当の意味で PCI や SDRAM を理解することはできない。

そこで本特集では、コンピュータシステムを構成する各種要素技術を、実際に試しながら実践して学べるよう、FPGA により各種ハードウェアを実現していく。

ホスト CPU には SH-4 を採用し、ローカルバスを FPGA に直結する。メインメモリとしては SDRAM コントローラを、I/O 拡張インターフェースとしては PCI ホストコントローラを設計する。そして PCI バス上に、グラフィックス表示、キーボード&マウス入力、ストレージインターフェースを実現する。

実際に動く感動ものだよ！おもしろいことやろうぜ！

Prologue これがオリジナル仕様コンピュータシステムだ！

原案：井倉将実

1

64ビット/MPXバスモード/クロック66MHzで動作させる

SH-4用ローカルバスコントローラの設計/製作

井倉将実

2

メインメモリとしてSDRAM SO-DIMMを実装する

SDRAMコントローラの設計/製作

井倉将実

3

入出力機能拡張はすべてPCIバス上に実装する

PCIホストコントローラの設計/製作

井倉将実

4

VGA解像度で32ビットフルカラーのフレームバッファ

グラフィックスボードの設計/製作

井倉将実

5

M16CマイコンとPCIデバイスでキーコードを変換する

PS/2キーボード&マウスインターフェースの設計/製作

山武一郎/藤が丘勝信

6

もっとも基本的なPIO転送に対応したATAインターフェース

ATAインターフェースの設計/製作

山武一郎

まだ足りない！ まだまだこれから！

Epilogue 今後の展開と基板入手方法

井倉将実

これがオリジナル仕様 コンピュータシステムだ！

原案：井倉将実

1 コトの始まり...

● わかっていないヤツが多いゾ！

某日某所，某居酒屋にて――

筆者(以下“筆”)：「いやあ～昨日の客先には参ったよ....」

編集者(以下“編”)：「何かあったんですか？」

筆：「某社の組み込み CPU を採用したボードなんだけど，メモリテストで落ちるからハードが悪いのじゃないか！って言われて，現場行ってみたら，相手のソフト屋が『なんか治ったみたいですよ』だって」

編：「手間がかからなくてよかったじゃないですか」

筆：「それはいいんだけどさあ～，原因とか聞いたら，SDRAM コントローラの設定パラメータなんだけど，設定値を2から3にしたらメモリチェックプログラムが落ちなくなったので，それで使っています....だって，そのパラメータの変更が，何を意味するのがちゃんと理解してんのか？ おまえ本当にわかってんのか！と小一時間問い詰めた....」

編：「最近の組み込み CPU のバスコントローラは使いやすくなってるから，よくわからなくても使いちゃうってことですか，デバイスメーカーのアプリケーションマニュアルのとおり CPU

〔写真1〕ヘネシー&パターソン コンピュータ・アーキテクチャ
(富田真治/村上和彰/新實治男訳，日経 BP 社)



とメモリを接続して，バスコントローラのレジスタを適当にセットすると，PC100^{注1}のSDRAMでもなんとなく動いちゃう。けど，SDRAMを本当に理解して使ってるかどうかは，はなはだ怪しい....」

筆：「たしかに，開発期間がどんどん短くなっているのでも，あいの設計リソースを使う必要性は認めますよ，でも技術者として，ホントにそれでいいのかなと常々思います」

編：「現状ではなかなか難しいかもしれませんが，技術をきちんと理解して使ってほしいですね」

筆：「難しいよお～，PCIなんて簡単だよ，SDRAMくらい扱えなくてどうする，できない技術者は看板たんでファミレスでバイトでもしていろって！」

編：「それはファミレスのバイトの方に失礼な，せめて大学戻って出直して来いとか....」

筆：「今の大学って，SDRAMとかちゃんと教えているのかな？」

● より実践的なコンピュータシステム学習教材

編：「SDRAMではないですが，以前 Interface 誌で CPU の設計記事を連載で掲載したのですが，そのときの先生が『米国の学生は CPU も設計してるぞ！』と，学生にハッパをかけられたのを思い出しますね」

筆：「理系離れが叫ばれている今，日本で CPU を設計できる学生が何人いるかな？」

編：「そうなんです，せめてあのお厚い『ヘネパタ本』^{注2}くらいは読んでほしいけど，はたして読むか？」(写真1)

筆：「寝てしまうな....」

編：「なので，アカデミックでハイソ(?)な話は大御所におまかせして，こっちは実践しながらもっと楽しんで学べるような，書籍とか教材とかキットを実現したいなあ～と思ってんですよ」

筆：「キットねえ～」

編：「本当のところをいえば CPU から設計したいんですが....」

筆：「いきなりそれやりますか....」

編：「いや以前，DWM(デザインウェーブマガジン)で CPU 設計の特集をやりましたが，いざ使おうとすると，やっぱりソフトウェア開発ツールが問題になると思うんですよ，C++ 対応とまでいわないまでも，C コンパイラは欲しい，そしてデバッガ

注1：PC100：SDRAM モジュール (DIMM) の規格名称で，クロック 100MHz 動作対応のもの。

注2：ヘネパタ本：「ヘネシー&パターソン コンピュータ・アーキテクチャ」の俗称。

も、そこまで用意するのは相当たいへんだと思うんですよ」

筆:「でも、いずれはCPUも設計したいね...」

編:「自分でFPGA^{注3}で作ったCPU, キャッシュ, メインメモリコントローラ, PCIバスコントローラでシステムが起動したら, 感動ものだと思うんですよ〜」

● 要素技術は書いてきたので.....

編:「で、ひとまずCPUはおいといて...足まわりといえば, 今までいろんな記事を書いていただきましたね〜」

筆:「いっぱい書かされた...」

編:「[されたって... (汗)]」PCIターゲットから始まって, PowerPCにSDRAMつないだり, PCIバス上にDIMMを接続して大容量RAMカードを作ったり...」

筆:「SH-4のPCIブリッジやIDEインターフェース, PCカードインターフェースも作ったなあ〜」

編:「グラフィックスカードは, ハードそのものの解説記事はまだ載せてなかったですね」

筆:「そうね, まだ書いてないねえ〜」

編:「...ふと思ったんですが, いままでのノウハウを集大成して, キーボードまで付けたら, パソコン作れますよね...」

筆:「(キラ〜ンと目が光る!)」作る? でも, その昔によく載ってた, 74TTL^{注4}とせいぜいGAL^{注5}を並べたくらいの, マイコンに毛が生えた程度のシステムじゃないんでしょ?」

編:「もちろん, 今のパソコンと比較しても遜色ない, 現役でも使われているバスやインターフェースをそのまま採用したいんですよ!」

筆:「SDRAMとかPCIとか?」

編:「そうです。ローカルバスはクロック100MHz以上でバス幅64ビット, PCIバス上に各種インターフェース, ストレージはIDE, ハイレゾ^{注6}も映る画面にキーボードとマウス!」

筆:「それはたしかにパソコンだな...」

● 使える部品は使ってしまえ

編:「ただし現実問題, たとえばHDDを一から作るか...というそれは無理なんで, HDDとかキーボードとか, そういうのは入手性の良い市販品/標準品を採用すればいいと思うんですよ」

筆:「つまり秋葉で棄てるほど売られている, メモリモジュールとかHDDとかCD-ROMドライブとかキーボードとか筐体とか, 使える部品はそのまま使って, マザーボード部分を作るってこと?」

編:「そうです! で, やるならATアーキテクチャみたいな酷い(!?)ものはダメですよ, となると必然的にSuperI/Oチップセットとかは使用禁止!」

筆:「じゃ, チップセットをFPGAで作るの?」

編:「そうです! チップセットはすべてFPGAで実現! HDL

ソースは全公開, Linuxがオープンソースなら, こっちはオープンハード!」

筆:「HDLソース公開っすか... また商売にならない話を... (涙)」

編:「いや, ですから, 勉強用に理解しやすいように, もっとも基本的なモードとかタイミングにだけ対応した, 簡単なやつでいいんですよ. パフォーマンスが悪くてもOK! パフォーマンスを追求した高性能設計は, 御社の商品として...」

筆:「なんかいいように丸め込まれている気がするナ...」

2 CPUの選定から仕様決定まで

● CPU

編:「さて, CPUですが, どれを使いましょう...」

筆:「(間髪入れずに)「68000シリーズ!」

編:「(すかさず速攻で)「却下!」

筆:「じゃ, PowerPC G4」

編:「お勉強用という側面もあるんですから, いきなりそんなハイパフォーマンスな石でなくて...」

筆:「じゃ, しょうがなくSH-4」

編:「SH-4, 嫌いなんですか? (汗)」

筆:「64ビットデータバスをもっていて, 安価で入手性が高いデバイス...となると, SH-4くらいなんですよね〜」

編:「PowerPC系やMIPS系でも, かなり上のクラスでないと64ビットバスもってないですからね」

筆:「組み込み向けとなった時点で, 最大バス幅が32ビットになってしまうの多いですね, データバスで使うよりは周辺機能のためにI/Oピンを使いたいでしょ?」

編:「そうですね, 今回はプロセッサ的に使うので, 周辺機能が多いのもつたいない...」

筆:「そうそう, A-D/D-Aくらいならまだ許すけど, LCDコントローラとか, Ethernetコントローラとかを内蔵されると, それを使わなかったらそのCPUを採用するが意味ない... という話も出てくるし」

編:「そう考えるとSH-4, とくにSH7750って, 用途の決まった専用周辺コントローラが何にもないんですよ... シリアルコントローラだって, クロック同期と調歩同期の一般的なやつだし...」

筆:「データバス幅64ビットで使うとポート機能が使えないしね!」

編:「そうそう, タイマ/カウンタなんてホント, 時間とクロックをカウントするしか芸がない(^;^)」

筆:「... なんだかSH-4の悪口ばかり言ってますけど, 私は

注3: FPGA: Field Programmable Gate Array.

注4: 74TTL: 74LS00や74HC245などのロジックIC.

注5: GAL: Generic Array Logic.

注6: ハイレゾ: ハイレゾリューションの略. ここではXGA(1024×768ドット)程度の解像度を示す.

〔写真2〕SH7750R と Spartan-II



SH-4は悪くないと思いますよ」(一応フォロー?)

編:「じゃメインCPUはSH7750で決まりい〜」

筆:「R版^{注7}がすぐ手に入ればいいけどねぇ〜」(写真2左)

● FPGA

編:「CPU ローカルバスコントローラと、64ビットSDRAMコントローラ、あとPCIホストコントローラだと、ゲート数ほどのくらい要りそうでしょうか?」

筆:「15万ゲートくらいあれば問題ないですよ。外部バスが100MHz程度なら、X社のスパII^{注8}かな。安いし(笑)」(写真2右)

編:「パッケージやピン数は...」

筆:「...これ(ローカルバスとメモリとPCIホスト)を1チップにするんでしょ? 456FG^{注9}でもピン数ギリギリじゃないのかな...」

● メモリ

編:「メモリはSDRAMですね。DDR-SDRAMとかいいますか?」

筆:「まさか。それにクロックが100MHz程度なら、DDRよりただのSDRAMのほうがパフォーマンスがいいです。DDRは266とか333くらいのクロックでないと意味ないし...」

編:「で、メモリはモジュール使ってくださいよ。DIMMでもSO-DIMMでもいいですが...」

筆:「ここまで(CPUとメモリとPCIホスト)を1枚のハーフサイズのPCIボードに実装するなら、SOだな...」

編:「SDRAMコントローラはFPGAで設計してもらわないと、SDRAMの勉強になりませんからね」

筆:「それに、SDRAMコントローラとしてSH7750内蔵のを使ってしまったら、外部バスマスタがメインメモリにアクセスできなくなるんで、SH7750を使ってシステムを組むなら外付けのSDRAMコントローラは必須だね」

編:「Rバージョン使ってもSH-4は外部バスが120MHzまでな

んで、PC133とはいませんが、PC100は...」

筆:「理解しやすいようにHDLソースを書くんなら、相当高速なFPGAでないと...。スパIIでチューンしないでPC100はきついよ」

● PCI

編:「システムの拡張性を考えれば、いずれかの業界標準バスは必須でしょう。で、現状で手ごろな標準拡張バスとなれば、PCIバスになるかと思うんですが、たしかにPC/AT互換機から誕生したバスですが、バス自体は汎用性があるし...」

筆:「割り込みまわりとか、ちょっと気に入らないけどねぇ〜
漢はやっぱり“ベクタ割り込み”でしょ!(笑)」

編:「たしかに、割り込みルーチンがステータスをチェックしながらボタンタッチして割り込みラインを共有するってのは、パフォーマンス的にいただけないですが...。まあ~ATアーキテクチャの上で拡張可能で、かつIRQ共有可能な割り込みシステムということで、いまのPCIバスの割り込み機構に落ちついてたんでしょうけど」

筆:「あとね、性善説(?)に基づいたバスアービトレーションの思想も気に入らない。一人でバスを占有し続けるデバイスがいたら、問答無用でレッドカード渡すようなアービタでないと、VME万歳!(笑)」

編:「すいません。VMEバスは勉強不足で...」

筆:「まあ~何にせよ、32ビット/33MHzの一般的なPCIバスがいいんじゃないですか? クロックは66MHzまではいけるとはありますが、バス幅は...ホストコントローラに使うFPGAのピン数しだいだな...」

編:「ローカルメモリはCPUの近くに置くべきですが、それ以外はすべてPCIバス上に配置して問題ないと思います」

筆:「ホントはグラフィックスくらいはローカルバス直下に置きたいんだけどねぇ〜」

編:「それはまあ~、今後の展開への課題ということで...」

● グラフィックス

編:「で、そのグラフィックスですが...」

筆:「PCIバススロットに、そこらのAT用のVGAカードを差し込むのはダメなんじゃない?」

編:「そうですね。アーキテクチャのすっきりしたグラフィックスボードを設計しましょう」

筆:「まさかテキストプレーンとグラフィックプレーンの重ね合わせ〜とか、スプライトお〜だとか、はたまたポリゴンだのテクスチャマッピングだのいわないよね?」

編:「そのソースまで出していただけるなら嬉しいですが...」

筆:「勘弁してよお〜(涙)」

編:「いや、わかってます(汗)。VGAとかXGAで、フルカラーモード固定でもいいですよ。アクセラレーション機能もいりませ

注7: R版: SH7750R。従来のSH7750/7750Sと比較し、キャッシュ容量が倍になりキャッシュアルゴリズムが改良された、最高動作クロック240MHzのSH-4。

注8: スパII: ザイリンクス社のFPGA Spartan-II。

注9: 456FG: Spartan-IIのパッケージを示す略号。456ピンファインピッチBGA。

ん、とりあえずプレーンなフレームバッファで」

● キーボード&マウス

編：「画面出力ときたら、次は入力デバイスですね、やはりこれから設計するシステムなら、USB インターフェースを採用して USB キーボードと USB マウスなんですかね....」

筆：「あのさ、.... キーボードパワー ON とか、させたくない？」

編：（マニアックな機能だ^^）「採用！ となると、USB キーボードだと難しいですね、PS/2 キーボードを常時動かしますか....」

筆：「キーボードコントローラが必要なあ」

編：「『AMIKEY』とか、AT 用のコントローラ採用するのは却下ですよ！」

筆：「じゃあ〜H8 何かマイコン使って、PS/2 デバイスの汚い(?) ところを綺麗に整形して、PCI バス経由でホストに渡すアーキテクチャにしましょう」

● ストレージ

編：「ストレージはもう IDE ですね、.... いまさら SCSI ですか？」

筆：「ドライブの価格考えたら、IDE しかないっしょ、しかし、100G バイトが 2 万円でおつりがくるって、絶対どこかおかしいよな....」

編：「リムーバブルメディアとしては、CF カードを採用したいですね」

筆：「TrueIDE モード^{注10}で IDE インターフェースにつなげばいいじゃん」

編：「いや、そうすると、活線挿抜非対応になるので....、FDD を採用しない分、活線挿抜可能なリムーバブル媒体として何か考えておかないと....」

筆：「『FD 読みてえ〜』って人には？」

編：「ATAPI 接続のスーパーディスクドライブ^{注11}使ってください、あれ、2DD も 2HD も読めますんで」

● ネットワーク

編：「Ethernet は、物理層を FPGA で作るってわけにはいかないですよ....」

筆：「そこは外付けφチップ買ってくるしかないねえ〜、MAC アドレスの問題もあるし、だいたいさ、秋葉歩いてると、PCI の 100Base-T のカードが 1,980 円とかで売られてるんですよ.... もう勝負にならないよ....、これは勘弁してえ〜」

編：「お勉強用として、10M で論理層以降でいいんで、いずれは解説記事載せたいですね」

筆：「.... それ、誰が作るの？」

編：（ジーっと筆者を見る目....）(笑)

● その他

編：「キーボードパワー ON がありなら、指定した時間になった

ら自動的に電源の入るタイマ起動も欲しいっすね！」

筆：「お、わかってきましたね！(笑)」

編：「バッテリーバックアップ付き RTC で、タイマー致出力付き....なんて都合のいい石はありませんか？」

筆：「そんなの見たことないなあ〜、あっても高かったり、入手性悪そう....」

編：「であれば、普通の RTC を使って....、キーボード変換用のマイコンでタイマ時間をチェックさせて、それで ATX 電源を制御させましょう！」

筆：「ついでにキーボードでテレビコントロールやらなんやらもほしいんですが....」

編：「もしや、某パソコンをめざしているんじゃない？」

筆：「ますますマニアックな仕様になってきた！(笑)」

● そして詳細仕様.....

.... 喧喧諤諤....

筆：「.... じゃ、システムクロックは PLL 使って 100MHz をそれぞれに分配しますか....」

編：「いや、SH-4 のシステムクロックって、40MHz とか 30MHz とかまでしか入力できないんですよ、なので、クロックはここから SH-4 にぶちこんで、SH で逡倍したクロックを CKIO から出力させて、それに同期して FPGA を動かすしか....」

.... 喧喧諤諤....

編：「できればメモリは、SPD^{注12}を読んでバンク数や CL 値をプログラマブルにしたいですね....」

筆：「いやあ〜そうすると、SDRAM コントローラの出力段が MPX のおばけになって、高クロックで動かなくなるよ....」

.... 喧喧諤諤....

筆：「456 ピン BGA といっても、ユーザー I/O ピンは 300 本くらいですからね、それじゃ信号線足りませんよ....」

編：「そうか....、じゃあ MPX モード時はアドレスバスは使わないんで、ここをこうして....」

筆：「うう〜わ、鬼い〜、そこまでして詰め込みますか.... I/O ピン使用率 100% だなんて....」

.... 喧喧諤諤....

3 これがオリジナル仕様コンピュータシステムだ！

ということで、最終的にまとめたオリジナル仕様コンピュータシステムの外観を写真 3 に、ブロック図を図 1 に、各仕様を表 1 に示します。

● 最大 240MHz 駆動のホスト CPU SH-4


ホスト CPU は、最大 64 ビットのバス幅に対応している SH-4 SH7750S または R(日立製作所)を採用しています。R バージョンはそれまでの SH-4 と比較し、キャッシュ容量が倍になり、ま

注 10：TrueIDE モード：CompactFlash カードを IDE として使うモード。

注 11：スーパーディスクドライブ：容量 120M/240M バイトの大容量フロッピーディスクドライブ、3.5 インチ 2HD/2DD のフロッピーディスクも読み込める。

注 12：SPD：Serial Presence Detect。第 2 章参照のこと

〔図1〕オリジナル仕様コンピュータシステムのブロック図



〔写真3〕オリジナル仕様コンピュータシステムの外観

(液晶ディスプレイやキーボード、HDD、マイクロ ATX 筐体は市販のものを流用。BMP ロダーで BMP ファイルを表示したところ)



たキャッシュアルゴリズムも強化されているので、同じクロック数の S バージョンなどよりパフォーマンスの向上が期待できます。

SH7750S では最大 200MHz クロック動作、SH7750R では最大 240MHz クロック動作に対応していますが、R バージョンの SH-4 は、まだ潤沢に入手できる状態ではないようで、筆者のところでも、200MHz 品の SH7750R を、サンプルとして 2 個、なんとか入手できただけです。本誌が発売される頃には 240MHz 品が入手しやすくなるでしょうか。

本特集では入手しやすい SH7750S を、外部バスクロック 66MHz で動作させています。

● 最大 256M バイトのメインメモリ SDRAM

メインメモリとしては PC133 対応の SDRAM を搭載した SO-DIMM ソケットを実装しています。64M バイトから最大 256M バイトまでの容量を搭載可能です。ただし外部バスクロックが、SH-4 が R バージョンでも最大 120MHz なので、PC133 を使う場合でも 133MHz 駆動はできません。この場合は 120MHz 駆動となります。

本特集では外部バスクロックを 66MHz で動作させているので PC66 対応を、また容量として 64M または 128M バイトの SO-DIMM の使用を想定した設計を解説します。

● SH-4 ブート用フラッシュメモリ

SH-4 の各種初期化プログラムや OS のローダなど、IPL を格納する ROM として容量 2M バイトのフラッシュメモリを搭載しています。

● ホストコントローラ FPGA Spartan-II

本システムの要となるホストコントローラは、456 ピン BGA の FPGA Spartan-II (ザイリンクス) を採用しています。これにより、SH-4 ローカルバス、メインメモリ、ブート用フラッシュ ROM、そして PCI バスを制御します。SDRAM コントローラをホストコントローラ内に内蔵するので、PCI バスマスタからのメインメモリへのアクセスにも対応しています。


● システムバスは PCI

拡張用標準バスとしてもっとも普及している PCI バスを採用しています。PCI ホストコントローラは最大 66MHz のクロックにも対応しますが、本特集では一般的に普及しているクロック

〔表1〕オリジナル仕様コンピュータシステムの仕様

項 目	最大/最高仕様	本特集で解説している仕様
ホスト CPU	SH7750S/R : CPU コアクロック最大 240MHz/ 外部バスクロック最大 120MHz	コアクロック 200MHz/バスクロック 66MHz
メインメモリ	PC133 仕様 (120MHz 駆動)/64M ~ 最大 256M バイト SO-DIMM 対応	PC66 仕様/64M バイトまたは 128M バイト
PCI バス	バス幅 32 ビット/クロック最大 66MHz 独自拡張 PCI ベクタ割り込み対応	バス幅 32 ビット/クロック 33MHz
グラフィックス	VAG/SVGA/XGA 解像度/32 ビットフルカラー対応 60Hz または 75Hz リフレッシュレート対応 シュリンク 15 ピン/アナログ RGB コネクタ実装 球面スクロール/V-Sync 割り込み/フェイドコントロール機能 BitBlt (矩形転送)/2D アクセラレーション機能	VGA/32 ビットフルカラー/ 60Hz リフレッシュレート シュリンク 15 ピン/アナログ RGB コネクタ実装
キーボード	PS/2 キーボード (日本語/英語) 対応	←
マウス	PS/2 マウス (ホイール&5 ボタン) 対応	←
ストレージ	最大 ATA66 対応バスマスタ ATA インターフェース	PIO モード 4 対応 ATA インターフェース
PC カード/CF カード インターフェース	活線挿抜対応 PC カード/CF カードインターフェース I/O 系カード対応	—
サウンド	32k/44.1k/48kHz 対応/光デジタルオーディオ入出力 (PCM)	—
ネットワーク インターフェース	市販 PCI 拡張ボードを使用	—
USB & IEEE1394	市販 PCI 拡張ボードを使用	—
その他	バックアップ機能付きリアルタイムクロック&8K バイト RAM リモート/タイマ起動対応システムコントローラ搭載 キーボードパワー ON 対応	—

〔写真4〕プロセッサボード (SH-4/SO-DIMM/PCI 搭載)



33MHz に対応したものを解説します。

PCI バスを採用することで、PCI バスに接続可能なさまざまな拡張ボードを接続することができます。


以上、CPU、メインメモリ、ブート用フラッシュメモリ、PCI ホストコントローラまでをハーフサイズ PCI ボードに基板化しました。これをプロセッサボードと呼び、その外観を写真4に示します。

以降の各種インターフェースコントローラは、システム的にはすべて PCI バス上にぶら下がる形となり、最終的には ATX 形状のマザーボードとして基板化を予定しています。

● グラフィックス

VGA/SVGA/XGA の各解像度に対応した、32 ビットフルカラーグラフィックスボードです。テキスト画面モードはないので、コンソールテキストの表示はフォントデータをフレームバッ

〔写真5〕グラフィックスボード



ファ上に描画する必要があります。球面スクロール^{注13}や V-Sync (垂直同期信号) に同期した割り込みの発生、フェイドコントロール機能や BitBlt (矩形転送) 機能など、2D アクセラレーション機能も内蔵しています。

このうち本特集では、解像度は VGA 固定の 32 ビットフルカラーフレームバッファボード (アクセラレーション機能なし) について解説します (写真5)。

● キーボード&マウス


PS/2 キーボードと PS/2 マウスに対応しています。なぜ PS/2 インターフェースというレガシーインターフェースを採用したかは、すでに説明したように、キーボードパワー ON 機能を実現したかったからです。

● ATA インターフェース

ストレージとしてもっとも普及し、入手性もよく、価格もこ

注 13 : 球面スクロール : 右スクロールなら右端に消えたものが左から表示される, 上スクロールなら上端に消えたものが下から表示されるスクロール表示動作。

〔写真6〕試作評価用 PCI ボードを使って製作した ATA インターフェース&キーボード/マウスインターフェースボード



なれている ATA インターフェースを採用することにしました。ただし最新のシリアル ATA は、これから普及する規格なので現状では対応デバイスも少ないことから、ATA66 対応のバスマスタ ATA インターフェースを設計/製作しています。

本特集では、もっとも基本的な転送モードである PIO 転送に対応した ATA インターフェースについて解説します。

写真6は、ATA インターフェースとキーボード/マウスインターフェースの PCI デバイス部分を1枚のボードにしたものです。よって、この PCI デバイスはマルチファンクションデバイスとなります。

● PC カード/CF カードインターフェース

今回の特集では誌面の都合で解説していませんが、16ビット PC カードやコンパクトフラッシュカードを読み書きするためのインターフェースと、PCI バスに接続するブリッジコントローラを設計/製作しています。

これらのカードは、TrueIDE モードでの接続ではなく、PC カードとしてシステムにマッピングしているので、活線挿抜に対応しています。よってフラッシュ ATA カードや、デジタルカメラ用小型フラッシュメモリカードを PC カードや CF カードに変換するアダプタを使用して、このシステムで使用することも可能です。さらに無線 LAN カードや移動体通信カードなど、I/O カードを使ってインターフェースを拡張することも可能です。

● サウンドカード

これも今回の特集では誌面の都合で解説していませんが、光デジタル対応の PCM サウンドカードも設計/製作しています。Windows 環境などで作成した WAV ファイルを再生して、光デジタル出力端子から出力し、外付けの光デジタル対応 AV アンプでアナログに変換してスピーカを鳴らしたり、CD プレーヤなどの光デジタル出力を接続して、デジタルオーディオ信号を録音し、WAV ファイルのフォーマットでファイルとして書き出すプログラムも動作しています。

● ネットワークインターフェース

現在のコンピュータシステムにおいて、もう一つ重要なイン

ターフェースといえばネットワークインターフェース、すなわち Ethernet でしょう。

残念ながら筆者はまだ Ethernet に関するノウハウをもっていないので、ネットワークインターフェースの設計/製作は実現できていません。プロトタイプシステムでも、PCI 拡張スロットに PCI バス版 NE2000 互換の市販のネットワークカードを差し込んで動作させています。NE2000 互換なので 10Mbps にしか対応していませんが、ドライバを用意すれば 100Mbps の Fast Ethernet も動作させることができます。

Ethernet の場合、物理層はそのまま FPGA などを実現することはできませんが、外付けに市販の物理層チップを接続し、論理層以降を FPGA で実現することは可能です。

● USB & IEEE1394

これも、システムバスが PCI バスなので、PCI 拡張スロットにホストインターフェースボードを実装することが可能です。最近では USB1.1/2.0 と IEEE1394 を、1枚の PCI ボードで拡張可能なボードも市販されています。

これらシリアルバスも、そのまま FPGA で直接コントロールすることは難しいのですが、Ethernet 同様、物理層を何とかすれば、論理層は FPGA で実現することは容易です。

● その他の機能

バッテリーバックアップ機能付きの、8K バイト RAM 内蔵リアルタイムクロックを搭載し、指定した時間にシステムを起動させることが可能です。また外部からのリモート信号、またはキーボードの特定のキーを押すことでシステムを起動させることも可能です。

● FPGA は VHDL で設計

今回は、基板化したプロセッサボードにも、試作で使用した PCI 評価ボードにも、どちらも同じザイリンクス社の FPGA を採用しています。ザイリンクス社の Web から無償でダウンロードできる WebPACK ISE 以外、FPGA 開発に必要なツールはありません。特集で解説したソースはすべて、この無償版のツールでも論理合成/配置配線可能です。今回、HDL には VHDL を採用しました。

● プロセッサボードなどの入手方法

今回基板を起こしたプロセッサボードや、PCI 評価ボードなど各基板の入手方法はエピログ (p.126) を参照してください。本誌が発売される頃には、各基板の回路図やドキュメントなども整理し、学習キットとして使える体裁に整えたいと思います。もちろん設計したコントローラやファームウェアなどはソースを添付します。

● OS/ソフトウェアについて

現在のところ、まだ OS と呼べるほどのものは動作していません。ITRON や Linux といった OS の移植/開発をしていただける方、大募集中です。

いくら・まさみ 来栖川電工有限会社

SH-4用ローカルバス コントローラの設計/製作

井倉将実

64ビット/100MHzクラスの外部バスをもち、安価で入手しやすいCPUということで、今回のシステムにはSH-4が採用された。ここではまず、SH-4のアーキテクチャや外部バスの動作を解説し、設計したプロセッサボードのブロック図などを解説する。最後に、SH-4とFPGAを接続するローカルバスコントローラを設計/製作する。

(編集部)

はじめに

現在のコンピュータシステムでも通用するバス/インターフェース技術を、試しながら実践的に学習するという、壮大な(無謀な?)な特集に挑戦することになりました。興味をもって読んでいただけるよう、理論よりまずは目の前で動くもの、おもしろいものを……というスタンスで説明します。

● システム構成考察

図1に、一般的なパソコンと組み込み向けCPUを搭載したシステムの構成の違いを示します。

パソコンは、頭にホストCPUがあり、ローカルバス経由でチップセット(ホストコントローラ)が繋がります。チップセットの隣にはメインメモリが、その下には各種I/Oがつながる構造になっています。システムのパフォーマンスはCPUの性能もさることながら、メインメモリの性能も大きく関わってきます。よってローカルバスやメモリバスは、そのシステムの中でいちばん高速なバスとなります。高速に動作させなければならないので、ローカルバスにたくさんのデバイスを接続したり、拡張性を考



えてコネクタを配置するというのも難しくなっています。逆に各種I/Oが接続されるバスは、性能もさることながら拡張性が重視されます。よってローカルバスやメモリバスより低速ですが、それらのバスよりは数多くのデバイスを接続することが可能です。また、拡張も容易なように拡張スロットも設けることもできます。

各種I/Oが接続されるバスとしては、現在ではPCIバスが一般的です。PCIではデータ転送の効率を上げるために、CPUによるプログラム転送以外に、バスマスタ転送と呼ばれる、いわゆるDMA転送によりバスの帯域を生かしたデータ転送を行います。詳しくは第3章で説明しますが、バスマスタ転送ではPCIバス上からメインメモリへの転送が行われます。つまりメインメモリは、ホストCPU以外にPCIバス側からのアクセスにも対応しなければなりません。そのためチップセットがその間を取り持っているのです。

● シングルホストの組み込み機器

組み込み向けCPUを搭載したシステムでは、CPU内蔵のDRAMコントローラにDRAMを直結し、ローカルバスにROM

〔図1〕一般的なパソコンと組み込み向けCPUを搭載したシステム構成



(b) 組み込み向けCPU搭載システム

やSRAM、周辺デバイスを接続しています。さらにCPUに内蔵された機能を使って、各種インターフェースを実現する場合があります。

このようなシステムでは、ROMやSRAMを接続したバスをローカルバスと呼べないわけではないのですが、本当の意味でのローカルバスではありません。

また、DRAMの制御をCPUが握っているため、周辺デバイスがバスマスタとなってメインメモリにデータを転送することはできません。そのような場合にはCPU内蔵のDMAコントローラを使ってデータ転送を行います。メインメモリ側から見ると、アクセスは必ずCPUから行われるわけです。DMAコントローラを使った転送でも、DMAコントローラ自体はCPUに内蔵されているので、アクセスはやはりCPUからに見えます。


● SH-4 選択の根拠

本特集ではコンピュータシステムを構成する技術を学習するという目的があるので、図1(b)のような組み込みCPU直結システムでは勉強になりません。ローカルバスとメモリバス、そしてI/Oバスをそれぞれ自分で扱ってこそ、目的が達せられます。そうすると、必然的に図1(a)の構成を採用することになるでしょう。

さて、そういう意味では、ホストCPUはそれこそPentiumでもよかったのですが、最近のPentiumで使用しているバスは特許などのからみがあるので、自由に使うわけにはいきません。

また、メモリモジュールには市販のものを使うので、DIMMであれSO-DIMMであれ、データバス幅は64ビットとなります。UMAアーキテクチャなど特別な場合を除き、ローカルバスよりメモリバスが広いのは、あまりバランスの良い設計とはいえません。

〔図2〕 SH-4のアドレス空間



プロセッサとして使ってもムダがなく（内蔵周辺機能は極力使わない）、データバス幅64ビットで、特許の心配のないごく一般的なローカルバスをもった、安価でしかも入手性の良いデバイス……ということ、今回はSH-4 (SH7750)に白羽の矢が立ちました。

1 SH-4の概要

今回のシステムはホストCPUとしてSH-4 (SH7750)を採用しました。今回の目的には最適なCPUだと思います。

誌面の都合で、SH-4についての詳しい解説はできません。詳細は参考文献1)や2)などを参照してください。ここではSH-4用ローカルバスコントローラを設計するうえで必要な、外部バスの動作について詳しく解説します。

1.1 SH-4の外部バスの動作

● P0～P4領域

図2にSH-4のアドレス空間を示します。SH-4は32ビットCPUでアドレス空間も4Gバイトあります。しかし、それがそのまま外部に出力されているわけではありません。本格的なOSを載せた場合のメモリ保護機能のために、特権モードでしかアクセスできない領域や、MMUによるアドレス変換を行う領域/行わない領域、キャッシュ領域/非キャッシュ領域を、32ビットアドレスの上位ビットで切り分け、それぞれをP0～P4領域と呼んでいます。

● エリア0～6までの七つのチップセレクト

さらにSH-4では、外部にメモリや周辺I/Oデバイスを接続しやすく、エリア0 ($\overline{CS}[0]$)～エリア6 ($\overline{CS}[6]$)まで七つのチップセレクトをもっています。たとえば、P1～P4領域は512バイトづつありますが、それぞれの領域からエリア0～エリア6までアクセスできます。これは、たとえばエリア2にメインメモリとしてRAMを置いた場合、これはP0やP1領域のキャッシュ空間からアクセスしたほうがプログラムの実行速度は上がりますが、たとえばエリア4にI/Oデバイスを接続した場合は、I/Oアクセスにキャッシュが効いてしまっはまずいので、P2領域からアクセスします。

図2ではエリアが7までであるのに、チップセレクトとしてはエリア6までしかないのは、エリア7にCPU内蔵の周辺機能のレジスタなどを配置するためです。SH-4にはI/O空間がないので、すべてメモリマップドI/Oとなります。そのため $\overline{CS}[7]$ という信号は外部に出ていません。

一つのエリアは64Mバイトのサイズがあ

〔表 1〕
各エリアに接続可能なメモリ
やバス幅

エリア	外部アドレス	容量(バイト)	接続可能メモリ	設定可能バス幅	アクセスサイズ
0	0000-0000h ～ 03FF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*1}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			バースト ROM	8, 16, 32 ^{*1} , 64 ^{*7}	
			MPX	32, 64 ^{*1}	
1	0400-0000h ～ 07FF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			MPX	32, 64 ^{*2}	
			バイト制御 SRAM	16, 32, 64 ^{*2}	
2	0800-0000h ～ 0BFF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			SDRAM	32, 64 ^{*2} ^{*3}	
			DRAM	16, 32 ^{*2} ^{*3}	
			MPX	32, 64 ^{*2}	
3	0C00-0000h ～ 0FFF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			SDRAM	32, 64 ^{*2} ^{*3}	
			DRAM	16, 32, 64 ^{*2} ^{*3}	
			MPX	32, 64 ^{*2}	
4	1000-0000h ～ 13FF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			MPX	32, 64 ^{*2}	
			バイト制御 SRAM	16, 32, 64 ^{*2}	
5	1400-0000h ～ 17FF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			MPX	32, 64 ^{*2}	
			バースト ROM	8, 16, 32 ^{*2} , 64 ^{*7}	
			PCMCIA	8, 16 ^{*2} ^{*4}	
6	1800-0000h ～ 1BFF-FFFFh	64M	SRAM	8, 16, 32, 64 ^{*2}	8, 16, 32, 64 ^{*6} ビット 32 バイト
			MPX	32, 64 ^{*2}	
			バースト ROM	8, 16, 32 ^{*2} , 64 ^{*7}	
			PCMCIA	8, 16 ^{*2} ^{*4}	

注 *1: 外部ピンでメモリバス幅を指定

*2: レジスタでメモリバス幅を指定

*3: SDRAM インターフェース時は、バス幅は 32, 64 ビットのみ

また、DRAM インターフェース時は、バス幅はエリア 2 では 16, 32 ビットのみ、エリア 3 では 16, 32, 64 ビットのみ

*4: PCMCIA インターフェース時は、バス幅は 8, 16 ビットのいずれかのみ

*5: 予約エリアはアクセスしないでください。アクセスした場合は動作の保証はできない

*6: アクセスサイズが 64 ビットとなるのは DMAC による転送 (CHCRn.TS=000) の場合のみ

FMOV(FPSCR.SZ=1) による外部メモリへのアクセスの場合、アクセスサイズが 32 ビットの転送が 2 回行われる

*7: SH7750R のみ設定可

るので、外部メモリは最大で 448M バイトまで接続可能となります。

● 豊富なバスモード

SH-4 の外部バスは、さまざまな種類のメモリや周辺 I/O デバイスを、グルーロジックなしで接続できるように、いろいろなバスモードを備えています。表 1 に各エリアに接続可能なメモリやバス幅などを示します。

接続可能なデバイスとして“SRAM”と書かれているのは、アドレスバス/データバスとメモリリード/ライト信号による、ごく一般的なバスアクセスを示します。ここでは標準バスモードと呼ぶことにします。標準バスモードは、すべてのエリアで使用可能です。

また特定のエリアにしか接続できないデバイスもあります。たとえば、SDRAM はエリア 2 と 3、バースト ROM はエリア 1, 5, 6、PCMCIA 機能はエリア 5, 6 にしか接続できません。

標準バスモードと並んですべてのエリアで使用できるモードに MPX バスモードがあります。MPX とはその名のとおり、アドレスバスとデータバスがマルチプレクスされたモードです。

それではもっともよく使われる標準バスモードと、今回のシステムでも採用した MPX バスモードについて、もう少し詳しく説明します。

1.2 標準バスインターフェース

● 標準バスモードで使う信号

アドレスバスとデータバスを使ったごく一般的なバスの動作のモードです。もっともバスアクセス動作を理解しやすいモードだと思います。使用される SH-4 の各信号を示します。

- CKIO : バスクロック
- \overline{BS} : バスサイクルスタート
- $\overline{CS}[6:0]$: チップセレクト
- A[25:00] : アドレスバス
- D[63:00] : データバス
- $\overline{WE}[7:0]$: ライトイネーブル
- \overline{RD} : リード
- RD/ \overline{WR} : リード(正論理)/ライト(負論理)
- \overline{RDY} : レディ

● 基本的なバスの動作

図3にSH-4の標準バスモードでのバスの動作波形を示します。最初のバスクロック (T_1) の立ち上がりでアドレスバスと $\overline{CS}[n]$, $\overline{RD}/\overline{WR}$ 信号が出力されます。またバスサイクルの開始を示す \overline{BS} 信号が1クロック期間だけアサートされます。


ライトサイクルの場合は、 T_1 の立ち下りのタイミングで \overline{WR} がアサートされ、ライトデータは次のバスクロック (T_2) の立ち上がりのタイミングで出てきます。アドレスが出力された時点で同時にライトデータも出力されるCPUもありますが、SH-4のライトデータは1クロック遅れて出力されることになります。ライトデータは T_2 クロックの次のクロックの立ち上がりまで出力されます。

リードサイクルの場合は、2クロック目の立ち上がりから \overline{RD} 信号が出力されます。CPUが実際にデータを読み込むのは、 T_2 クロックの次のクロックの立ち上がりクロックのタイミングです。

SH-4の基本バスサイクルは最小2クロックです。ただし、この場合は外からウェイトを挿入することができない、完全ノーウェイト動作です。

ウェイトを挿入するには、ウェイト数が固定でよければCPU内蔵のバスコントローラにウェイト数を設定することで、自動的に T_1 と T_2 の間に T_w を挿入することができます。外からウェイトのタイミングを挿入する場合は、2クロック目以降のバスクロックの立ち上がりで \overline{RDY} 信号を“H”レベルにしておけば、そのクロックはウェイトクロックとなり、バスの状態はそのまま保持されます。クロックの立ち上がりで \overline{RDY} 信号を“L”レベルにすると、そのクロックがバスアクセスの終了クロックとなる T_2 になります。つまり外部からウェイトを挿入した場合は、 \overline{RDY}

〔図3〕標準バスモードでのバスの動作



信号を“L”レベルにした次のクロックでデータ転送が成立(リードサイクルならデータ読み込み、ライトサイクルならデータ出力終了)することになります。

外からウェイトを挿入できる状態で最短のバスアクセスは、 T_w が1クロックだけ挿入された3クロックサイクルとなります。

● 連続アクセスの場合

連続したアドレスに間をあげずにアクセスした場合は、図3の T_2 のクロックの次のクロックがそのまま T_1 クロックとなります。このとき、同じエリアにアクセスした場合は、直前のバスアクセスでアサートした $\overline{CS}[n]$ 信号がアサートされたまま次のバスアクセスが始まります。実はチップセレクトは、SH-4内部の $A[28:26]$ を単純にデコードしただけの信号なので、同一エリア内の連続アクセスでは $\overline{CS}[n]$ 信号がアサートされたままとなります。

またリード/ライト方向を示す $\overline{RD}/\overline{WR}$ 信号も、リードサイクルなら“H”レベルのまま、ライトサイクルなら“L”レベルのままとなります。

● 低速デバイスを接続する場合

リード信号がネゲートされてから実際にデータバスのドライブが終了するまで時間のかかる低速なデバイスでは、リードサイクルからライトサイクルへ切り替わったとき、データバスがぶつかってしまう場合もあります。SH-4では異なるエリアに連続してアクセスする場合や、アクセス方向が切り替わる場合、このようなデータバスの衝突を防ぐためにアイドルサイクルを挿入する機能もあります。詳しくはバスコントローラの説明を参照ください。

ちなみに、今回ホストコントローラとして採用するFPGAは十分に高速なので、アイドルサイクルの挿入は不要です。

● リード信号とライトイネーブル信号

SH-4はバイト(8ビット)/ワード(16ビット)/ロングワード(32ビット)、さらに内蔵DMAコントローラの設定でクワッドワード(64ビット)でのバスアクセスが可能です。しかし、リードサイクル時に出力されるのは \overline{RD} 信号だけで、アクセスサイズを示す信号がないことにお気づきでしょうか。

もちろんCPUコアそのものは、各種サイズでのアクセスが実行できますが、そのアクセスがバスコントローラを経由して外部に出力されると、リードサイクル時は、そのエリアで設定されているバス幅で一気読み出す動作をします。そして必要なバイト位置のデータのみCPUコアに返すという動作をしているようです。


このようなリードサイクル時の動作は、SHシリーズの伝統のようです。

しかし、さすがにライトサイクルでは、バイト単位での書き替えも可能なように、最大64ビットバス幅に合わせて、 $\overline{WR}[n]$ 信号が8本用意されています。

● バイト制御SRAMモード

しかし、やはりリードサイクル時もバイトイネーブル情報が欲

〔図4〕MPX バスモード/ノーウェイト/シングルリード時のバスの動作波形



しいという声に応じたのか、SH-4では $\overline{WR}[n]$ 信号がリード時にもアサートされる、バイト制御SRAMモードが用意されています。ただしこのモードが使えるのはエリア1とエリア4のみです。

● バーストROMモードほか

最初のアドレス設定に数クロックかかるが、以降の連続したアドレスのアクセスにはより短い時間でアクセスできるバーストROMを接続するためのモードや、PCカードを接続するためのPCMCIAモードなど、さまざまなバスのモードがありますが、ここでは説明を省略します。

1.3 MPXバスインターフェース

● データバスをマルチプレクスで使う

MPXバスモードは、データバスをアドレスとデータの時分割に利用するモードです。MPXバスモードで使う信号は次のようになります。


- CKIO : バスクロック
- \overline{BS} : バスサイクルスタート
- \overline{FRAME} : アドレスフレーム
- $\overline{CS}[6:0]$: エリアチップセレクト
- $D[63:00]$: アドレス/データ時分割
- RD/\overline{WR} : リード(正論理)/ライト(負論理)
- \overline{RDY} : レディ

標準バスモードにはなかった \overline{FRAME} 信号が新たに出てきましたが、これはまったく新しい信号というわけではなく、実体は \overline{RD} 信号そのもので、MPXバスモードのときの信号名称となります。また標準バスモードで使っていたアドレスバスおよび $\overline{WR}[n]$ 信号がなくなっています。これらの信号はMPXバスモードでは使いません。

● シングルリード

図4にMPXバスモード、シングルリード時のバスの動作波形を示します。

〔図5〕MPX バスモード/ノーウェイト/シングルライト時のバスの動作波形



最初の T_{m1} クロックの立ち上がりで \overline{FRAME} 信号はアサートされ、データバスにアドレスが出力されます。またチップセレクト $\overline{CS}[n]$ 信号は標準バスモードと同様にそれぞれアクセスしたエリアごとにアサートされます。さらにアクセス方向を示す RD/\overline{WR} 信号も出力されます。バスサイクルスタートを示す \overline{BS} 信号も、1クロック期間のみ出力され、この期間をアドレスフェーズと呼びます。

次のクロック T_{md1w} はウェイトサイクルで、リードサイクルには必ず挿入されます。というのは、MPXバスモードではデータバスを使ってアドレスを出力するので、最初のクロックではCPUがデータバスをドライブしています。その直後のクロックで選択されたデバイスがデータバスをドライブすると、データバスが衝突する場合があります。よって、データバスをドライブするデバイスが切り替わる場所では、必ず1クロックのウェイトが入ります。

そして、クロック T_{md1w} の次のクロックの立ち上がりで \overline{RDY} 信号のチェックが行われ、外部からのウェイト挿入をチェックします。ここで外部からのウェイト挿入がなければ、そのクロックは T_{md1} クロックとなり、さらにその次のクロックでデータの読み込みが行われます。

● シングルライト

図5にMPXバスモード/シングルライト時のバスの動作波形を示します。一目見て、ウェイトクロックがないことがわかります。ライト動作はCPUがデータを出力するので、アドレス出力後にそのまま続けてデータバスをドライブできます。よってリードサイクル時には挿入されたウェイトが必要ありません。

ウェイトクロックが挿入されないので、 \overline{RDY} 信号のチェックも、1クロック前倒しになります。

RD/\overline{WR} 信号は、ライトサイクルなので“L”レベルになります。

● アクセスサイズ情報

MPXバスモード時のアドレス情報のフォーマットを図6に示

D63/D31	D62/D30	D61/D29	アクセスサイズ
0	0	0	バイト
		1	ワード
0	1	0	ロングワード
		1	クワッドワード
1	×	×	32バイトバースト

Timing diagram for a read operation. The diagram shows signals CKIO, RD/FRAME, D[n], CS[n], RD/WR, RDY, BS, and DACK[n] (DA) over time. Time intervals T_{m1} , T_{md1w} , T_{md1} , T_{md2} , T_{md3} , and T_{md4} are marked. D[n] shows address A followed by data D0, D1, D2, and D3. RDY shows a high pulse followed by four low pulses. BS is low during the first two intervals. DACK[n] is high during the first two intervals.

なお、バースト転送でも $\overline{\text{BS}}$ 信号はバスアクセス開始の 1 クロ

ック期間のみアサートされるので、アドレスフェーズの判定はこれを使うことが可能です。

また MPX バスモードでも、同一エリアに連続してアクセスしている間は、 $\overline{CS}[n]$ はネグートされたままとなります。

● MPX バスモードでの注意点

MPX バスモードはすべてのエリアで使用可能なのですが、問題はその切り替え単位です。エリア 0 は単独でほかのエリアと独立して切り替え可能ですが、それ以外のエリア 1～6 は、まとめて標準バスモードか MPX バスモードかを選択するしかありません。これは SH-4 のバスコントローラの仕様です。

ただし、CPU 内蔵の SDRAM コントローラを使い、エリア 2 と 3 に SDRAM を繋いでいる場合は、エリア 1～6 を MPX バスモードに切り替えても、エリア 2 と 3 を SDRAM モードで使用できます。

MPX バスモードでは、アドレスフェーズで確定している情報は、アドレス情報とアクセスサイズ情報、そして読み出しか書き込みかのアクセス方向のみです。


MPX バスモードではライトバイトイネーブル信号が直接出力されないで、アドレスフェーズで取得したアクセスサイズ情報とアドレス情報から、自前でライトバイトイネーブルを生成しなければならず、この信号を生成するのに最低 1 クロックが必要になると考えられます。しかしよく考えてみると、実際のデータ転送のタイミングは、どんなに早くてもアドレスフェーズの次のクロックからです。よって 1 クロック以内でライトバイトイネーブルを生成することができれば、実質ノーウェイトでのアクセスも可能になります。

また、標準バスモードのエリア 1 とエリア 4 以外のエリアでは、リードアクセス時はバイトイネーブル情報が出力されませんでした。しかし、MPX バスモードではリードアクセスでもアクセス情報が出力されるので、リードバイトイネーブル情報を生成することができます。

● バスステートコントローラ

これらバス幅やバスの動作モードの設定、バスアイドル時やバスアクセス時のウェイト数の設定は、SH-4 のエリア 7 の内蔵レジスタ領域に配置されているバスステートコントローラを使

〔図 8〕 MPX バスモード/ノーウェイト/バーストライト時のバスの動作波形



って行います。

表 2 に SH-4 のバスステートコントローラのレジスタを示します。これ以外に DRAM や PCMCIA モードに関連したレジスタもありますが、本システムでは使用しません。これらのレジスタに適切な値を設定することで、外部バスの動作を設定するわけです。各レジスタの詳細は SH-4 のハードウェアマニュアルを参照してください。

2 プロセッサボードの構成

● プロセッサボードの構成

今回採用した CPU である SH7750 は PCI ホストコントローラを内蔵していないので、必然的に PCI コントローラは外付けになります。


PCI バスシステムでは、バスマスタデバイスがホスト CPU のメインメモリ領域に直接アクセスすることで、CPU 負荷を軽減したデータ転送を可能にします。正確には、バスマスタデバイスがイニシエータ、PCI ホストコントローラがターゲットとなり、PCI ホストコントローラがメインメモリにアクセスすることになります。

SH-4 にも SDRAM コントローラが内蔵されているので、それを使って SO-DIMM の SDRAM を制御することも可能です。しかし、この方法では SH-4 以外のデバイスが SDRAM にアクセス

〔表 2〕 SH-4 のバスステートコントローラのレジスタ

名 称	略 称	R/W	初期値	P4 アドレス	エリア 7 アドレス	アクセスサイズ
バスコントロールレジスタ 1	BCR1	R/W	0000_0000h	FF80_0000h	1F80_0000h	32
バスコントロールレジスタ 2	BCR2	R/W	3FFCh	FF80_0004h	1F80_0004h	16
バスコントロールレジスタ 3	BCR3	R/W	0000h	FF80_0050h	1F80_0050h	16
バスコントロールレジスタ 4	BCR4	R/W	0000_0000h	FF0A_00F0h	1F0A_00F0h	32
ウェイトコントロールレジスタ 1	WCR1	R/W	7777_7777h	FF80_0008h	1F80_0008h	32
ウェイトコントロールレジスタ 2	WCR2	R/W	FFFE_EFFFh	FF80_000Ch	1F80_000Ch	32
ウェイトコントロールレジスタ 3	WCR3	R/W	0777_7777h	FF80_0010h	1F80_0010h	32

〔図9〕 プロセッサボードの構成




することが難しくなります。つまりバスマスタがメインメモリに
対してアクセスできなくなるのです。

そこでSDRAMコントローラも外付けで用意し、CPUからのアクセスとPCIバスマスタからのアクセスの両方に対応できるようにするわけです。

そこで、図9のようにFPGAを中心に置き、CPU、SDRAM、PCIをそれぞれFPGAと直結する構成にしました。また、このCPUとメモリ、PCIホストコントローラの部分までをPCIハー

〔写真1〕 プロセッサボードの外観



〔写真2〕市販マイクロATX筐体に実装したようす



フサイズの 1 枚のボードに実装し、これをプロセッサボードと呼ぶことにします。実際の I/O 機能は、第 3 章で説明しますが、PCI バックプレーンを使って PCI スロットを装備し、そこに PCI ボードを差し込むようにしてシステムを構成します。

写真1にプロセッサボードの外観を示します。**写真1**を見ると、コンパクトフラッシュソケットやIDEコネクタなどが見えますが、これらは別の目的で使用するもので、今回のシステムでは使用できません。

写真 2 に、ブログに掲載したマイクロ ATX 筐体の中を拡大した写真を示します。市販のマイクロ ATX 筐体に、第 3 章で紹介する PCI バックプレーンを固定し(ネジ穴の位置が合わない
ので、一部筐体を加工した)、PCI スロットに各ボードを実装しています。

写真3にPCIバックプレーンにプロセッサボードや各種インターフェースPCIボードを実装したときの最小構成システムの外観を示します。3.5インチHDDの上に載っている小基板は、第5章で解説するキーボード&マウスコントローラのためのマイコンボードです。

- フラッシュメモリの配置

SH-4 のブート用であるフラッシュメモリは、FPGA の I/O ピン数の関係から、図 9 に示すようにアドレスバスを CPU から配線し、その他の制御線およびデータバスは FPGA と接続しています。よって、フラッシュメモリをアクセスするには、SH-4 が標準バスモードで動作しなければなりません。MPX バスモードでの対処法は後述します。

- **メモリマップ**⁹

表 3 にプロセッサボードのメモリマップを示します。SH-4 はリセット直後、物理アドレス 0000_0000h から命令を読み込み、実行をはじめます。内部的には P2 領域からアクセスするので、A000_0000h のアドレスとなります。いずれにせよ、エリア 0 の先頭アドレスからアクセスをはじめることになります。

SH-4のリセット解除直後の起動は、68000シリーズなどのようにリセットベクタを読み込むような動作はせず、そのアドレスから直接命令を読み込むとします。よって、必然的にエリ

〔写真3〕 最小構成時のシステムの外観



エリア0にはROMを配置しておくことになります。

しかし今回は、RAMを最大256Mバイト搭載することを考えています。メモリマップ的に、エリア0をROMに、エリア1～4の合計256MバイトをRAMに割り当てるという方法もありますが、それではあまりにも中途半端です。ここは2の n 乗アドレスの単位からメモリをマップしたいところです。

● エリア0のバンク切り替え

そこで、ハードウェアリセット時は、エリア0にもエリア6と同じ空間をマッピングし、先頭部分にROMを配置します。リセット直後エリア0でROMを読み込み、バスの最低限の初期化を行った後、エリア6にジャンプするようにします。エリア6にジャンプしたら、エリア0のバンク切り替えレジスタを操作し、エリア0をRAMに切り替えます。

ただし、すでに説明したように、すべてのエリアを標準バスモードで使う場合は問題ありませんが、MPXの場合には、そのままでは直接フラッシュメモリをアクセスすることができません。

そこでMPXバスモードで使うときには、FPGA内部のメモリブロックを使い、そこにフラッシュメモリからRAMにデータを転送するサブプログラムを置いて実行することで対処します。

エリア0をMPXバスモードで使い、残りのエリアを標準バスモードで、またはその逆で使うというパターンはあまり想定していません(正確には全体をMPXバスモードで使う場合は、フラッシュメモリからRAMへの転送する間は前者の動作になるが)。すでに説明したように、エリア0～3までを連続したRAM領域として使うことを想定しているの、エリア0とエリア1の間でバスの動作モードが異なると、標準バスモードとMPXバスモードの両方に対応したローカルバスコントローラが必要になるからです。

● SH-4の割り込みシステム

SH-4には、 $\overline{\text{IRL}}[3 \sim 0]$ までの4本のマスク可能な通常の外部割り込み入力と、1本のマスク不可能な割り込み(NMI)入力があります。本システムではNMIは将来の拡張用に、ピンヘッダを用意して外部からの接続を可能にしておきました。

4本の割り込み入力はレベルを示し、 $\overline{\text{IRL}}[3 \sim 0]$ がすべて“H”レベルの場合はレベル0で割り込みなしの状態と見なされ、すべて“L”レベルの場合はレベル15で最上位(NMIよりは下)レベルの割り込みとなります。

また外部に二つから四つの割り込み出力デバイスがある場合、ハードウェアを簡略化するために、4本の $\overline{\text{IRL}}$ にそれぞれのデバイスからの割り込み出力信号を接続する使い方も可能です。

● ホストコントローラからの割り込み出力

今回は図9で示したように、CPUとFPGAを直結しているので、CPUに対して直接的に割り込みを出力するのはFPGAのみとなります。そこで4本の $\overline{\text{IRL}}$ をそのままFPGAに接続し、FPGA内部に $\overline{\text{IRL}}$ レベルレジスタを用意することで、任意の割り込みレベルでCPUに対して割り込みを出力できる構成にします。

[表3] プロセッサボードのメモリマップ

エリア	物理アドレス	論理アドレス (P2領域)	名称	容量 (バイト)
0	0000_0000h ～	A000_0000h ～	SDRAM/ フラッシュメモリ	64M
1～3	0400_0000h ～	A400_0000h ～	SDRAM	192M
4～5	1000_0000h ～	B000_0000h ～	PCIバス メモリ空間	128M
6	1800_0000h ～	B800_0000h ～	フラッシュメモリ	16M
	1900_0000h ～	B900_0000h ～	(予約)	16M
	1A00_0000h ～	BA00_0000h ～	PCI I/O空間 ウィンドウ	16M
	1B00_0000h ～	BB00_0000h ～	各種制御レジスタ 空間	16M
	1BFF_FFFh ～	BBFF_FFFh ～		

また本システムでは、メインメモリ以外のリソースをすべてPCIバス空間に接続するようにするので、割り込みの発生源になるものは、PCIバス関連しかありません。実質的にPCIバスコントローラからの割り込みがSH-4に出力されることになります。PCIバスコントローラの割り込みについては、第3章を参照してください。

3 ローカルバスコントローラの設計例

今回のシステムではCPUの信号線をすべてFPGAに直結しているので、SH-4からFPGAへのアクセス要求を制御しなければ、後述のSDRAMコントローラやPCIバスコントローラなどとも、いっさいデータの受け渡しができません。

ここでは、FPGA内部に読み書き可能なレジスタを1本用意し、このレジスタに対するSH-4からのライトサイクル時とリードサイクル時の応答を確実に行うバスコントローラの設計を行ってみましょう。

● ローカルバスコントローラ仕様

本章ではこれから続く章のはじまりとなる、最低限必要なSH-4のバスコントローラの設計を行います。まずSH-4の外部バスの動作確認のために、次のような仕様のバスコントローラを作成してみましょう。

- SH-4のバスクロックに同期した完全同期設計
- 32ビット/標準バスモードと64ビット/MPXバスモード対応
- バス幅と同一の1本のリード/ライト可能なレジスタを実装
- SH-4からのアクセスは $\overline{\text{BS}}$ 信号によりバスサイクルの開始を検出して内部処理を行う
- レジスタはエリア0空間に実装する
- SH-4のバスクロックに同期して $\overline{\text{RDY}}$ ピンを駆動するハンドシェイク機能をもつ
- シングル転送のみ対応

サンプルのVHDLソースをリスト1(章末)に示します。

〔表4〕64ビットバス幅時のデータアライメント

動 作		データバス							
アクセス サイズ	アドレス	D63～56	D55～48	D47～40	D39～32	D31～24	D23～16	D15～8	D7～0
バイト	8n	データ7～0	—	—	—	—	—	—	—
	8n+1	—	データ7～0	—	—	—	—	—	—
	8n+2	—	—	データ7～0	—	—	—	—	—
	8n+3	—	—	—	データ7～0	—	—	—	—
	8n+4	—	—	—	—	データ7～0	—	—	—
	8n+5	—	—	—	—	—	データ7～0	—	—
	8n+6	—	—	—	—	—	—	データ7～0	—
	8n+7	—	—	—	—	—	—	—	データ7～0
ワード	8n	データ 15～8	データ 7～0	—	—	—	—	—	—
	8n+2	—	—	データ 15～8	データ 7～0	—	—	—	—
	8n+4	—	—	—	—	データ 15～8	データ 7～0	—	—
	8n+6	—	—	—	—	—	—	データ 15～8	データ 7～0
ロング ワード	8n	データ 31～24	データ 23～16	データ 15～8	データ 7～0	—	—	—	—
	8n+4	—	—	—	—	データ 31～24	データ 23～16	データ 15～8	データ 7～0
クワッド ワード	8n	データ 63～56	データ 55～48	データ 47～40	データ 39～32	データ 31～24	データ 23～16	データ 15～8	データ 7～0

(a) ビッグエンディアン時

動 作		データバス							
アクセス サイズ	アドレス	D63～56	D55～48	D47～40	D39～32	D31～24	D23～16	D15～8	D7～0
バイト	8n	—	—	—	—	—	—	—	データ7～0
	8n+1	—	—	—	—	—	—	データ7～0	—
	8n+2	—	—	—	—	—	データ7～0	—	—
	8n+3	—	—	—	—	データ7～0	—	—	—
	8n+4	—	—	—	データ7～0	—	—	—	—
	8n+5	—	—	データ7～0	—	—	—	—	—
	8n+6	—	データ7～0	—	—	—	—	—	—
	8n+7	データ7～0	—	—	—	—	—	—	—
ワード	8n	—	—	—	—	—	—	データ 15～8	データ 7～0
	8n+2	—	—	—	—	データ 15～8	データ 7～0	—	—
	8n+4	—	—	データ 15～8	データ 7～0	—	—	—	—
	8n+6	データ 15～8	データ 7～0	—	—	—	—	データ 15～8	データ 7～0
ロング ワード	8n	—	—	—	—	データ 31～24	データ 23～16	データ 15～8	データ 7～0
	8n+4	データ 31～24	データ 23～16	データ 15～8	データ 7～0	—	—	—	—
クワッド ワード	8n	データ 63～56	データ 55～48	データ 47～40	データ 39～32	データ 31～24	データ 23～16	データ 15～8	データ 7～0

(b) リトルエンディアン時

● 設計上の留意点

バスサイクル開始時にまず行わなければならないことは、 \overline{BS} がアサートされたときに、SH-4から出力されたアドレスとアクセスサイズを取り出して保持することです。

この部分はソースコードの中で、クロックの立ち上がりエッジごとに \overline{BS} 信号をサンプルして、SH-4からの各信号ラインか

ら以下の信号を生成しています。

- アドレスバス：A[63:00]の下位26ビットを取り出して $ADRS[25:00]$ とする。さらに $\overline{CS}[6:0]$ より $ADRS[28:26]$ を生成する
- アクセスサイズ：A[63:61]の3ビットを取り出して $SIZE[2:0]$ とする

- アクセスエリア： $\overline{CS}[6:0]$ を保持して $\overline{hold_CS}[6:0]$ 信号とする
- アクセス方向： RD/\overline{WR} を保持して、 $hold_R_nW$ とする
- バイトイネーブル：転送サイズとアドレスバス $A[2:0]$ からアクセスのあるバイト位置を特定する

ここで取り出したアドレス値やバイトイネーブルは、FPGA内部のレジスタへのライトサイクル時に必要な信号です。とくにバイトイネーブルは、標準バスモードではバイト制御SRAMモードを使うとSH-4がバイト単位で出力してくれるのですが、MPXバスモードではアクセスサイズ信号として出力されるのでそのままでは使えません。MPXバスモードの場合は、バイト単位のアクセスはバスコントローラ側の責任でサポートしなければなりません。

もう一つの注意点は、エンディアン性の扱いです。SH-4はリセット時にビッグエンディアンからリトルエンディアンのどちらかに設定して使用します。動作途中でエンディアンを変えることはできません。

表4に64ビットバス時のデータアライメントを示します。ビッグエンディアンのときはデータバスの上位ビット側から、リトルエンディアンのときはデータバスの下位ビット側からアドレスをカウントします。

ちなみに、SH-4のCPUコアは32ビットなので、CPUのロード/ストア命令では表4にあるクワッドワードアクセスは発生しません。これは内蔵のDMAコントローラで、1ワードのサイズを64ビットとしたときに発生します。

● 動作説明

ここでは64ビットMPXバスモードでの動作について説明します。

MPXバスモードでは、まずバスサイクルの始まりを表す \overline{BS} のアサート(と \overline{FRAME} のアサート)時をアドレスフェーズ、2クロック目以降がデータフェーズと呼びます。

まず1クロック目のアドレスフェーズで、 \overline{BS} のアサートをサンプルした立ち上がりエッジで、FPGA内部の $ADRS[28:00]$ (アドレス保持レジスタ)やサイズ値保持レジスタ、アクセス方向レジスタなどを保持しています。

そして、2クロック目のデータフェーズに入った段階では、まだFPGA内部の $TEST_REG$ (値を保持するテストレジスタ)へのアクセスは行いません。このタイミングで、1クロック前に保持したアドレスレジスタ($ADRS[2:0]$)やアクセスサイズレジスタ($SIZE[2:0]$)から、FPGA内部の $PBE[7:0]$ (バイトイネーブル信号)を生成しています。

3クロック目には、FPGA内部で「アクセスアドレス」、「バイトイネーブル」、「アクセス方向」の情報すべてがそろるので、ここでライトサイクルであれば、バス上の64ビットデータをFPGA内部のテストレジスタに取り込みます。

リードサイクルであれば出力ポートにテストレジスタの値をセットし、同時にデータバスの出力イネーブル信号をアサート

してデータバスを有効にします。

\overline{RDY} 信号のアサートはこの3クロック目に行います。そしてアサートする期間は1クロック分のみです。するとSH-4は次の4クロック目で \overline{RDY} をサンプルし、5クロック目でバスサイクルを完了します。リードサイクルであればこの5クロック目のバスサイクルの完了時点で、データバス上に出力されているデータをSH-4内部に取り込みます。FPGA側ではこのタイミングでデータバスをドライブを開放(ハイインピーダンス処理)します。

ライトサイクルであれば、SH-4はこのタイミングまでデータバスのデータを出力し続けます。FPGA側はすで書き込みデータを取り込んでいるので、何もすることはありません。

● CPUにウェイトをかけるには

この例は、FPGA内部に用意したテストレジスタが、いつでも応答できるレジスタだったので、CPUのアクセス開始から何クロック目で何を、次のクロックで何をする……という動作が決定できます。

しかし、これがSDRAMなどのDRAMだとどうでしょうか。DRAMには内容を保持するためのリフレッシュという動作が必要です。CPUがDRAMをアクセスしようとしたときにリフレッシュ中だった場合、DRAMはCPUのアクセスにすぐには応答できません。この場合はリフレッシュが終了するまで、CPUを待たせなければなりません。CPUを待たせるには、 \overline{RDY} をアサートするタイミングを遅らせることで調整します。

● 本格的なローカルバスコントローラ

より本格的なSH-4ローカルバスコントローラについて説明します。SH-4ローカルバスコントローラとSDRAMコントローラ間の入出力ポートの仕様を示します。

- CLK : 動作クロック
- \overline{RST} : システムリセット
- $PA[28:00]$: プロセッサアドレスライン
- $PDI[31:00]$: プロセッサデータ入力バッファ
- $PDO[31:00]$: プロセッサデータ出力レジスタ
- PRD/\overline{WR} : リード/ライト転送方向信号
- $PBE[7:0]$: バイトイネーブル
- TS : 転送開始要求信号
- TA : アクセス完了応答信号

このインターフェースを実現するためには、SH-4によってドライブされた各制御線から、アドレスバス、ライトデータ、バイトイネーブルなどとともに、メインメモリへのアクセスの場合はSDRAMコントローラに対する転送開始要求と、SDRAMコントローラからのアクセス完了応答信号を生成する必要があります。

TS信号(Transfer Start: 転送開始要求)をアサートすることで、アクセス先のSDRAMコントローラを起動します。この信号はSH-4の $\overline{CS}[6:0]$ などのうち、SDRAMをマッピングしたエリアのチップセレクト信号をそのまま使ったほうが便利でしょう。第2章では256Mバイトの空間をSDRAMメモリとして

使いたかったため、エリア0からエリア3までのTS信号のアサートのために使うことにしました。

TS信号は、筆者が設計したSDRAMコントローラの仕様では1クロックの期間アサートするだけでいいようにしています(ちょうどSH-4の $\overline{\text{BS}}$ 信号と同じ仕様)が、世の中に出回っている多数のIPコアでは、チップセレクトは転送完了になるまで出し続けるように要求するものが多いようです。

汎用的に使えるものを考えるため、ここではとくに筆者が設計したSDRAMコントローラだけにこだわらず、TSはTAがアサートされるまで出し続けるような仕様をしました。

また、もう一つのTA信号(Transfer Acknowledge: アクセス完了応答信号)については、この信号がアサートされたことで、SH-4側へ $\overline{\text{RDY}}$ 信号を出すことになります。本誌で想定したSDRAMコントローラの仕様では、ライトサイクル時にTAがアサートされたらSDRAMにライトサイクルが無事に発行されたことを示し、リードサイクル時にTAがアサートされたらその時点でPDO[31:00]バスには読み出したデータがセットされていることを表します。

ただし、SH-4の $\overline{\text{RDY}}$ 信号の認識とバスアクセス完了のタイミングに注意してください。SH-4は $\overline{\text{RDY}}$ 信号のアサートをサンプルした次のクロックでバスサイクルを終了し、リードサイクルであればデータバス上のデータを取り込みます。よってSDRAMコントローラからは、データ出力と同時にTAがアサートされて転送完了を表していますが、SH-4へのPDO[31:00]の出力は、 $\overline{\text{RDY}}$ をアサートしても、さらに1クロック期間だけはデータバスをドライブしなければなりません。

まとめ

バスアクセスの動作をステートマシンで制御するは常道です。しかし多少複雑な動作をするバスになると、ステートマシンが複雑になってくるのは避けられません。また64ビット幅のデータをレジスタにロードするには、VHDLでは単純に、

```
TEST_REG(63 downto 0) <= SH_D(63 downto 0);
```

と記述しますが、これを、バス制御の中のどのステートの段階

でロードするのかを理解しやすいように、ステートマシンの中に記述してしまうと、長大なレジスタをステートマシン内で制御するため、ファンアウト(信号線の接続先)が多いために、配線による遅延時間が膨大になり、なかなか高速で動作してくれないという問題に突き当たります。

そこで筆者のところでは、ステートマシンをできるだけ小さく分割したり、サイズの大きなレジスタはステートマシンの外に出し、さらにいくつか分割しています。そしてステートマシン中から制御する数ビットの内部信号線にしたがってリード/ライト制御させるなどの方法を使っています。

このような最適化をすることで、今回のこの同じ基板で同じグレードのFPGAで、SH-4のローカルバスを100MHzで動作させています。

最近の論理合成エンジンはかなり賢くなってきているとはいえ、そこまでの最適化はなかなかしてくれません。採用するデバイスのマクロセルの構造を考えて、その構造で最適な入力数になるようにHDLソースを記述する段階から分割して記述するなど、人間による最適化の手間をかけないと、100MHzや133MHzといったクロックで動作する回路は実現できません。また、そのようなソースは、ステート動作の全体が追いつきにくい、読みにくいソースになってしまうこともあります。

もちろん、コストがかかることを承知で、もっと高速に動作するグレードの高いデバイスを使えば、何も考えずに記述しても100MHzに達します。しかし、安いデバイスを使って少しでも速い回路を実現するには、まだまだそれなりの苦労とノウハウが必要になります。

参考文献

- 1) TECH I Vol.1『SuperH プロセッサ』, CQ出版(株)
- 2) 『SH7750 シリズ ハードウェアマニュアル』第6版, (株)日立製作所

いくら・まさみ 来栖川電工株式会社

〔リスト1〕SH-4用ローカルバスコントローラのVHDLソース(一部)

<pre>library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity HORNET64 is port (-- 中略 --); end HORNET64 ; architecture Behavioral of HORNET64 is -- ***** -- signal nRST : std_logic ; signal pRST : std_logic ; signal OpCLK : std_logic ;</pre>	<pre> signal sync_nPBS : std_logic ; signal sync_nPCS : std_logic_vector(63 downto 0) ; signal sync_nPFRAME : std_logic ; signal sync_PR_nW : std_logic ; signal sync_nPWE : std_logic_vector(7 downto 0) ; signal sync_PAD : std_logic_vector(63 downto 0) ; -- ***** -- -- 中略 -- -- ***** -- signal PAD_O_Port : std_logic_vector(63 downto 0) ; signal PAD_O_Reg : std_logic_vector(63 downto 0) ; signal nPREADY_O_Port : std_logic ; signal PAD_O_OEN_node : std_logic ; signal PAD_O_OEN_Port : std_logic_vector(63 downto 0) ; -- ***** -- component MPXSDRAMC is</pre>
---	--

〔リスト1〕SH-4用ローカルバスコントローラのVHDLソース(一部)(つづき)

```

port (
-- ***** SH4 bus interface ***** --
  BUSCLK      : in std logic ;
  nRESET      : in std logic ;

  PAD_I       : in std logic_vector(63 downto 0) ;
  PAD_O       : out  std logic_vector(63 downto 0) ;
  PAD_O_OEN   : out  std logic ;

  nPBS        : in std logic ;
  nPCS        : in std logic_vector(3 downto 0) ;
-- area chipselect.
  nPFRAME     : in std logic ;
-- Access start
  PR_nW       : in std logic ;
  nPWE        : in std logic_vector(7 downto 0) ;
-- write byte enable.

  SDRAMC_CS   : in std logic ;
  nPREADY     : out  std logic ;
-- READY* output.
-- 0 : READY / 1 : WAIT

-- **** SDRAM signals **** --
  PAD_MA      : out  std logic_vector(13 downto 0) ;
-- SDRAM address.
-- RAS-Adrs : MA[10:00]
-- CAS-Adrs : MA[07:00]
  PAD_MBA     : out  std logic_vector(1 downto 0) ;
-- BANK address.
  PAD_MD      : inout std logic_vector(63 downto 0) ;

  PAD_nMCS    : out  std logic ; -- CS*
  PAD_nMRAS   : out  std logic ; -- RAS*
  PAD_nMCAS   : out  std logic ; -- CAS*
  PAD_nMWE    : out  std logic ; -- WE*
  PAD_DQM     : out  std logic_vector(7 downto 0) ;
-- DQM[7:0]

-- **** For DEBUG function **** --
  SDRAMC_Status : out  std logic_vector(15 downto 0)
) ;
end component;

signal SDRAMC_CS : std logic ;
signal SDRAMC_Status : std logic_vector(15 downto 0) ;

begin
-- 中略 --

-- ***** SH4IF Sync : process ( OpCLK ) ***** --
SH4IF_Sync : process ( OpCLK )
begin
  if ( OpCLK'event and OpCLK = '1' ) then
    sync_nPBS    <= nPBS ;
    sync_nPCS    <= nPCS ;
    sync_nPFRAME <= nPFRAME ;
    sync_nPWE    <= nPWE ;
    sync_PR_nW   <= PR_nW ;
    sync_PAD     <= PAD ;
  end if ;
end process ;
-- ***** --

PAD_Output equ : process ( OpCLK )
begin
  if ( OpCLK'event and OpCLK = '1' ) then
    PAD_O reg <= PAD_O_Port ;
  end if ;
end process ;

PAD_OEN_Equ : process ( OpCLK, nRST )
begin
  if ( nRST = '0' ) then
    PAD_O_OEN node2 <= ( others => '0' ) ;
  elsif ( OpCLK'event and OpCLK = '1' ) then
    u4 : for i in 0 to 7 loop
      PAD_O_OEN node2(i) <= PAD_O_OEN_node ;
-- 1>8 bus width translate
    end loop ;
  end if ;
end process ;

u6 : for i in 0 to 63 generate
  PAD(i) <= PAD_O reg(i) when PAD_O_OEN_Port(i) = '1'
    else 'Z' ;
end generate ;

-- ***** SDRAMC Equ : process ( OpCLK, nRST ) ***** --
SDRAMC_CS equ : process ( OpCLK, nRST )
begin
  if ( nRST = '0' ) then
    SDRAMC_CS <= '0' ;
  elsif ( OpCLK'event and OpCLK = '1' ) then
    if ( nPBS = '0' and nPCS(3 downto 0) /= "1111" ) then
      SDRAMC_CS <= '1' ;
    else
      SDRAMC_CS <= '0' ;
    end if ;
  end if ;
end process ;

-- ***** nREADY Equ : process ( OpCLK, nPBS, nRST ) ***** --
nREADY_Equ : process ( OpCLK, nPBS, nRST )
begin
  if ( nRST = '0' ) then
    nPREADY <= '0' ;
  else
    if ( nPBS = '0' ) then
      nPREADY <= '1' ;
    elsif ( OpCLK'event and OpCLK = '1' ) then
      if ( nPREADY_O_Port = '0' ) then
        nPREADY <= '0' ;
      end if ;
    end if ;
  end if ;
end process ;

-- ***** uSDRAMC : MPXSDRAMC ***** --
uSDRAMC : MPXSDRAMC
port map (
-- **** BUS I/F signals **** --
  BUSCLK => OpCLK ,
  nRESET => nRST ,

  PAD_I   => sync_PAD ,
  PAD_O   => PAD_O_Port ,
  PAD_O_OEN => PAD_O_OEN_node ,

  nPBS    => sync_nPBS ,
  nPCS    => sync_nPCS(3 downto 0) ,
  nPFRAME => sync_nPFRAME ,
  PR_nW   => sync_PR_nW ,
  nPWE    => sync_nPWE ,

  SDRAMC_CS => SDRAMC_CS ,
  nPREADY   => nPREADY_O_Port ,

-- **** SDRAM I/F **** --
  PAD_MA   => MA ,
  PAD_MBA  => MBA ,
  PAD_MD   => MD ,

  PAD_nMCS => nMCS , -- CS*
  PAD_nMRAS => nMRAS , -- RAS*
  PAD_nMCAS => nMCAS , -- CAS*
  PAD_nMWE => nMWE , -- WE*
  PAD_DQM  => DQM , -- DQM[7:0]

-- **** SDRAM I/F **** --
  SDRAMC_Status => SDRAMC_Status
) ;

-- ***** For debug mode ***** --
--
CLKOUT <= OpCLK ;
IOD(0) <= SDRAMC_Status(0) ;
IOD(1) <= SDRAMC_Status(1) ;
IOD(2) <= SDRAMC_Status(2) ;
IOD(3) <= SDRAMC_Status(3) ;
IOD(4) <= nPREADY2 ; -- SDRAMC_Status(4) ;
IOD(5) <= SDRAMC_Status(5) ;
IOD(6) <= SDRAMC_Status(6) ;
IOD(7) <= SDRAMC_Status(7) ;
IOD(15 downto 8) <= nPWE(7 downto 0) ;

end Behavioral;

```


SDRAMコントローラの設計/製作

井倉将実

ホストCPUであるSH-4にはSDRAMコントローラも内蔵されている。しかし、今回はSDRAM制御方法を学習するという点と、PCIバスマスタ対応システムを実現するという2点から、SDRAMコントローラを外付けで実現する。SDRAMデバイスおよびSO-DIMMの構成や動作を解説したあと、FPGAでSDRAMコントローラを実現する。

(編集部)

はじめに

第1章で述べたように、SH-4はチップセレクト信号で選択される空間が七つあり、各エリアは最大64Mバイトの空間があります。つまりSH-4は、外部に最大448Mバイトの物理アドレス空間をもつことになります。

今回の特集のために設計したシステムでは、この空間のうち前半の256Mバイト、エリア0からエリア3までの4エリアをメインメモリとして割り当て、SDRAMを配置するRAM領域として確保します。

このSDRAMコントローラは、前章で解説したSH-4ローカルバスコントローラや次章で解説するPCIホストコントローラとともに、ホストコントローラであるFPGAに実装します。

この章ではSDRAMメモリデバイスそのもの、およびそれをモジュール化したSO-DIMMの構造や使い方、そしてそれを応用したSDRAMコントローラの設計方法を解説します。

1 SDRAMメモリとSO-DIMMモジュール

● SDRAMの内部ブロック

図1に、一般的なPC100対応、つまりクロック周波数100MHz対応の、2Mビット×4バンク×16ビット構成の128MビットSDRAM(HY57V1291620TC-8:旧HYUNDAI, 現hynix)の内部構造を示します。

SDRAM以前に使われていた通常のDRAM(以降、非同期DRAM)では、一つのメモリブロックが一つのアドレスバスやセンスアンプに接続されていましたが、SDRAMの場合は128Mビットのメモリであるにもかかわらず、内部的には32Mビットのメモリが四つ入ったイメージになります。

また図中の左側にある“ステートマシン”とは、外部からのクロックに同期して複数の制御線を解釈し、動作を決定するコントローラです。つまり内部に高性能なコントローラが内蔵され

た複数バンクのメモリセルをもつDRAMモジュールというのがSDRAMのイメージです。

複数バンクに分割されているので、コマンドによるアクセス方式により、バンクごとに独立したコントロールが可能です。よって非同期DRAMと比べてバンクごとにインターリーブ動作が可能になり、見かけ上のデータ転送能力を向上させることができます。

● 各信号線の意味

SDRAMには非同期DRAMと似た名称の信号線や、新たに追加された信号線が存在します。SDRAMの各信号線について説明します。

▶ CLK(クロック)/CKE(クロックイネーブル)

CLK信号はSDRAMを動作させるための基準クロックで、すべての制御信号線はこのクロックの立ち上がりエッジで内部に取り込まれ、デコードされて動作が決定します。


CKE信号はクロックイネーブル信号で、SDRAM内部のロジックに対してクロックが有効であることを指示する信号線です。SDRAMは低消費電力動作をサポートしていて、CKE信号を“H”にアサートしている間はCLK信号に有効なクロックを供給する必要があります。CKE信号をCKE信号が“L”にネゲートすると、SDRAMはスリープ(待機モード)に入り、低消費電力モードに移行するので、クロック供給を停止することができます。スリープモードから復帰するには、CKEに“H”をアサートするより少なくとも3クロック前からCLK信号を印可する必要があります。

▶ ADRS[n](アドレスバス)/DQ[n]: データバス

ADRS[n]はアドレスバスで、メモリの読み書き時には行(ロウアドレス)と列(カラムアドレス)を与えるアドレスバスです。非同期DRAMと同様に、二つのアドレスは時分割(マルチプレクス)されて、CLK信号の立ち上がりエッジに同期してSDRAMに入力します。

また、SDRAMの動作の部分で説明する“モード設定”という

〔図1〕 代表的な SDRAM の内部ブロック図



SDRAM 固有の動作では、SDRAM の動作方法を指定する信号線として利用されます。

DQ[n] はデータバスで、ワード幅の分だけビット数があります。

▶ BA[n] (バンクアドレス)

ブロック図からもわかるとおり、SDRAM はいくつかのメモリブロックが集まって一つのメモリチップとして機能します。バンクアドレス信号は、要求されたオペレーションがどのメモリブロックに対して発行するかを指定するときに利用されます。たとえば、図1にある4バンクのうちバンク1に対しての読み出しを指定する場合には、BA[1:0]には“01”を指定します。

▶ CS (チップセレクト)

デバイスのセレクト信号です。RAS / CAS / WE 信号は CS がアサートされているときに有効で、クロックの立ち上がりエッジで内部コントローラに取り込まれます。通常の DRAM と同じように、チップセレクト信号がアサートされていない場合には、CLK / CKE 信号以外の入力は無視されます。

▶ RAS (バンクセレクト/ロウアドレスストローブ)

非同期 DRAM の RAS (ロウアドレスストローブ) としての使い方としては、BA[n] によってバンクアドレスで指定されたメモリバンクのうち、どのロウアドレスを有効にするかを指定する際に利用されます。

また、RAS / CAS / WE の組み合わせによって、リフレッシュ要求や内部モードレジスタへのアクセス要求、バースト転送中のバーストアポート要求、プリチャージなどのさまざまな動作

を決定します(さまざまな機能の詳細については後述)。

▶ CAS (カラムアドレスストローブ)

非同期 DRAM の CAS (カラムアドレスストローブ) としての使い方としては、まずはじめに BA[n] と RAS によってメモリバンク/ロウアドレスが指定され、その後にカラムアドレスを指定する際に利用されます。

SDRAM の場合、連続したデータ転送(バースト転送)を行う場合には、はじめの1ワード目のロウ/カラムアドレスを指定するだけで、あとは CLK が入るたびに SDRAM 動作モードレジスタに指定されたデータ転送長分だけデータの読み書きが行われます。非同期 DRAM のスタティックカラムモードの変則的なものとも考えることもできます。

また RAS と同様に、RAS / CAS / WE の組み合わせによってカラムアドレスストローブ以外にも使われます。

▶ WE (ライトイネーブル)

メモリアクセスの際、CAS のアサートと同時に WE もアサートされていると、現在のメモリアクセスは書き込みサイクルであると認識され、指定されたメモリバンク/ロウ/カラムアドレスが示すメモリセルにデータが書き込まれます。当然のことながら、WE がネグートされているのであればメモリアクセスは読み出しサイクルとして扱われ、DQ[n] (データバス) からデータが出力されます。

CAS と同じく1ワード目のデータ転送時だけに WE がアサートされていれば、以降はモードレジスタで指定された転送デー

タ長分だけ内部で書き込みサイクルが発生します。

▶ DQMB (データマスク制御)

一般的な SDRAM のデータ幅構成は 8/16/32 ビット幅です。メモリアクセスはバイト単位でも行うので、必要なバイト位置を指示するための信号として DQMB が使われます。DQMB 信号は 8 ビット単位で用意されています。つまり 8 ビット幅 SDRAM デバイスの場合は 1 本、16 ビット幅 SDRAM の場合は 2 本、32 ビット幅 SDRAM の場合は 4 本の DQMB 制御線が存在します。

● SDRAM の基本的な動作

SDRAM の基本的な動作タイミングを図 2 に、SDRAM へのコマンドを表 1 に示します。SDRAM はクロック (CLK) に同期してコマンドを与える形式のメモリであり、制御信号線やアドレス信号線はすべて CLK 信号に同期しています。

SDRAM のアクセス手順は、まずアクセスするメモリバンクとロウアドレスを有効 (アクティブバンクコマンド) にして、次にアクセス先カラムアドレスとデータの転送方向を与える方式 (アクセスコマンド) が基本になります。同一メモリバンク内で他のロウアドレスをアクセスするには、いったんバンクをクローズして (プリチャージコマンド) 再度アクティブバンクを発行し

ます。


プリチャージコマンドを別途与えるのが面倒な場合には、プリチャージ付きリード/ライトコマンドを発行すれば、データ転送終了時に内部で自動的にプリチャージが行われます。

図 2 を見ればわかるように、いったんアクティブにしたバンク/ロウアドレスに対して、連続したデータ転送時には再度アクティブを行う必要はありません。そして SDRAM の場合は 4 ワード、8 ワード、そしてカラムアドレス幅分のデータ転送長であるフルページバースト転送によるデータ転送を行うことが可能です。


SDRAM のスペックで CL 値というものがあります。CL 値とは、CAS-Latency の略で、SDRAM 内のシーケンサがアクセスコマンドを認識してから何クロック目で読み出しデータが確定するかを示すものです。データの書き込み時には影響ありません。

図 2 (b) の例でもわかるとおり、CL 値が 2 の SDRAM の場合、 $\overline{\text{CAS}}$ がアサートされたアクセスコマンドを CLK の立ち上がりエッジで取り込んでから読み出しデータが出力されるには 2 クロックかかっています。そして 3 クロック目には 2 ワード目の値が、4 クロック目には 3 ワード目の値、最後に 5 クロック目には 4 ワード目の値が出力され、次のクロックでハイインピーダンス

〔図 2〕 SDRAM の動作波形



(a) メモリライト



(b) メモリリード

〔表 1〕 SDRAM のコマンド

コマンド	シンボル	CKE	$\overline{\text{CS}}$	$\overline{\text{RAS}}$	$\overline{\text{CAS}}$	$\overline{\text{WE}}$	BA	AP	ADRS
コマンド無視	DESL	"H"	"H"	x	x	x	x	x	x
ノーオペレーション	NOP	"H"	"L"	"H"	"H"	"H"	x	x	x
バーストストップ	BST	"H"	"L"	"H"	"H"	"L"	x	x	x
カラムアドレスセット/リードコマンド	READ	"H"	"L"	"H"	"L"	"H"	V	"L"	CAS
オートプリチャージ付きリード	READA	"H"	"L"	"H"	"L"	"H"	V	"H"	CAS
カラムアドレスセット/ライトコマンド	WRIT	"H"	"L"	"H"	"L"	"L"	V	"L"	CAS
オートプリチャージ付きライト	WRITA	"H"	"L"	"H"	"L"	"L"	V	"H"	CAS
アクティブバンク/ロウアドレスセット	ACTV	"H"	"L"	"L"	"H"	"H"	V	V	RAS
対象バンクのプリチャージ	PRE	"H"	"L"	"L"	"H"	"L"	V	"L"	x
全バンクプリチャージ	PALL	"H"	"L"	"L"	"H"	"L"	x	"H"	x
リフレッシュ	REF/SELF	"H"	"L"	"L"	"L"	"H"	x	x	x
モードレジスタセット	MRS	"H"	"L"	"L"	"L"	"L"	V	V	V

CAS : カラムアドレス [8:0], $\overline{\text{RAS}}$: ロウアドレス [11:0], V : 有効データ, x : Don't care

状態に移行します。

すなわち、CL=2のSDRAMデバイスをコントロールする場合は、 $\overline{\text{CAS}}$ アサートから2クロック後の立ち上がりエッジで取り込んだデータが、確定した1ワード目のデータということになります。同時にSDRAMはこのクロックエッジで2ワード目データに出力ピンのドライブを切り替えるというわけです。

● SO-DIMM とは

DRAMを複数実装し、パソコンなどにおけるメモリの交換/増設を容易にするものとして、SIMMやDIMMといったメモリモジュールがあります。今回は実装スペースなどの関係から、サイズの小さなメモリモジュールが必要です。そこで、ノートパソコンなどで使われている144ピンSO-DIMMを採用しました。

写真1にSO-DIMMの外観を、図3に寸法図を、表2にピン配置を示します。SO-DIMMはさきほど説明したSDRAMメモリを複数個基板上に実装したものです。クロックラインや $\overline{\text{RAS}}$ / $\overline{\text{CAS}}$ / $\overline{\text{WE}}$ などの信号線を共通化し、データバス幅を64ビット(ECC付きの場合は72ビット)としたメモリモジュールです。もちろんバイト単位でデータの読み書きが行えるように、DQMB[7:0]信号が用意されています。

またCB[n]はECC用の情報を保持するビットで、ECC対応のモジュールにだけ実装されています。 $\overline{\text{S}}[n]$ はSDRAMの $\overline{\text{CS}}$ に接続されています。

● SO-DIMM の構造

SO-DIMMメモリはノートパソコン用のメモリとして広く使われており、さまざまなメーカー製のものが秋葉原などでも容易

に入手できます。また64M/128M/256Mバイト、最近では1枚で512Mバイトや1GバイトのSO-DIMMもあるようです。同じ容量のモジュールなのに、実装されているデバイスの数が違うものも見うけられます。


SDRAMにはデータバス幅が8/16/32ビットの各種があるので、64ビット幅にするにはその分だけ並列に並べなければなりません。さらにモジュールは表面と裏面が使えるので、たとえば16ビット幅のSDRAMを表面だけに四つ並べて64Mバイト[図4(a)]、裏面に同様に並べて128Mバイト[図4(a)]という構成も可能です。この図4の例では、表面と裏面を選択する信号が $\overline{\text{S}}[n]$ で、これをバンクセレクト信号と呼びます。これは、使う制御線の構成や本数が変わってくることを意味します。容量の違いは単純にアドレス線の上位が増えているだけではありません。

よって汎用メモリコントローラは、SO-DIMMの仕様にあわせて制御方法を動的に変更する必要があります。システムは人間の


〔表2〕SO-DIMMのピン配置

前面 ピン	信号名	背面 ピン	信号名	前面 ピン	信号名	背面 ピン	信号名
1	V _{SS}	2	V _{SS}	73	NU	74	CK1
3	DQ0	4	DQ32	75	V _{SS}	76	V _{SS}
5	DQ1	6	DQ33	77	CB2	78	CB6
7	DQ2	8	DQ34	79	CB3	80	CB7
9	DQ3	10	DQ35	81	V _{DD}	82	V _{DD}
11	V _{DD}	12	V _{DD}	83	DQ16	84	DQ48
13	DQ4	14	DQ36	85	DQ17	86	DQ49
15	DQ5	16	DQ37	87	DQ18	88	DQ50
17	DQ6	18	DQ38	89	DQ19	90	DQ51
19	DQ7	20	DQ39	91	V _{SS}	92	V _{SS}
21	V _{SS}	22	V _{SS}	93	DQ20	94	DQ52
23	DQMB0	24	DQMB4	95	DQ21	96	DQ53
25	DQMB1	26	DQMB5	97	DQ22	98	DQ54
27	V _{DD}	28	V _{DD}	99	DQ23	100	DQ55
29	A0	30	A3	101	V _{DD}	102	V _{DD}
31	A1	32	A4	103	A6	104	A7
33	A2	34	A5	105	A8	106	BA0
35	V _{SS}	36	V _{SS}	107	V _{SS}	108	V _{SS}
37	DQ8	38	DQ40	109	A9	110	BA1
39	DQ9	40	DQ41	111	A10/AP	112	A11
41	DQ10	42	DQ42	113	V _{DD}	114	V _{DD}
43	DQ11	44	DQ43	115	DQMB2	116	DQMB6
45	V _{DD}	46	V _{DD}	117	DQMB3	118	DQMB7
47	DQ12	48	DQ44	119	V _{SS}	120	V _{SS}
49	DQ13	50	DQ45	121	DQ24	122	DQ56
51	DQ14	52	DQ46	123	DQ25	124	DQ57
53	DQ15	54	DQ47	125	DQ26	126	DQ58
55	V _{SS}	56	V _{SS}	127	DQ27	128	DQ59
57	CB0	58	CB4	129	V _{DD}	130	V _{DD}
59	CB1	60	CB5	131	DQ28	132	DQ60
61	CK0	62	CKE0	133	DQ29	134	DQ61
63	V _{DD}	64	V _{DD}	135	DQ30	136	DQ62
65	$\overline{\text{RAS}}$	66	$\overline{\text{CAS}}$	137	DQ31	138	DQ63
67	$\overline{\text{WE}}$	68	CKE1	139	V _{SS}	140	V _{SS}
69	So	70	A12	141	SDA	142	SCL
71	$\overline{\text{ST}}$	72	A13	143	V _{DD}	144	V _{DD}


〔写真1〕SO-DIMM 外観



〔図3〕SO-DIMMの外寸法例



〔図4〕SO-DIMMのデバイス実装例



ようにパッケージ上の型番などを見ることはできないので、そのままではモジュールの容量や構成を識別することはできません。

● メモリの素性を格納するメモリ～SPD～

そこでSO-DIMMでは、自身の仕様情報を保持したROMを必ず1個実装しています。これをSPD(Serial Presence Detect)ROMと呼びます。SPDはフィリップスが権利を保有するI²Cと呼ばれる2線式シリアル通信方式を採用した8ピンのシリアルROMであり、この中にメモリモジュールに関するさまざまなデータが書き込まれております。

これらのデータは大別すると、SO-DIMMの仕様、実装されているSDRAMの仕様、各社独自のデータに分類されます。

ここで、エルピーダの256Mバイト/2バンク構成のSO-DIMM EBS26UC6APSを例にとって解説をしましょう。これは32Mワード×64ビット×2バンクという構成で、モジュール上にはEDS2516APTA(256MビットSDRAM)が8個実装されています。このモジュールのSPDに書かれている情報から、そのメモリモジュールのメモリ容量を割り出す場合、次の情報を取得します。まず、SO-DIMMの仕様から、

- +03h : RASアドレス幅= 13ビット
- +04h : CASアドレス幅= 9ビット
- +05h : モジュールバンク数= 2バンク
- +06h : メモリデータバス幅= 64ビット

次にSDRAMの仕様から、

- +17h : SDRAMバンク数= 4バンク

これにより、このメモリモジュールの総メモリ容量は、

$$2^{\text{RAS幅}} \times 2^{\text{CAS幅}} \times \text{バンク数} \times \text{SDRAMバンク数} \times 8(64\text{ビット}) \\ = 268435456 \text{ バイト} = 256\text{Mバイト} \\ (\text{ただし } 1\text{Kバイトは } 1024 \text{ バイト, } 1\text{Mバイトは } 1024 \text{ バイトと換算})$$

で計算できます。また、+31hの各バンクのメモリ容量数と+05hのモジュールバンク数を掛けても総容量は出てきます。

さらにSDRAMの仕様として、CL(クロックレイテンシ)値や

t_{RCD} (RAS to CAS デレイ)などの固有パラメータもわかります。

- +18h : CL = 2 もしくは 3
- +29h : $t_{\text{RCD}} = 15\text{ns}$, または 16ns
- +30h : $t_{\text{RP}} = 45\text{ns}$, もしくは 48ns
- +32h/+34h : 入力信号のセットアップ時間
- +33h/+35h : 入力信号のホールド時間

これらのデータから、そのメモリモジュールの素性が判定でき、SDRAMメモリコントローラの仕様を決めることができます。

なお、SPDのフォーマットは168ピンのDIMMでも同様です。

● 汎用的なメモリコントローラ

PC/AT互換機などに搭載されているチップセットのSDRAMコントローラはかなり汎用的に作られており、BIOSの初期化中にSPDを読み出してRAS/CAS幅、CL値や t_{RP} などの情報を取得し、チップセットのSDRAMコントローラをセットアップしていきます。こうすることで、64Mバイトでも1Gバイトでも、また同一容量でバンク数が異なる場合であっても対応することが可能になります。

より具体的な例として、同じ256Mバイトの容量で1バンク構成と2バンク構成という二つのSO-DIMMを例にして、アドレスセットアップ部分についての回路を構成した場合を説明します。まず1バンク構成のSO-DIMM(EBS25EC8APSA:エルピーダ)の場合は、

- モジュールバンク数= 1
- RASアドレス幅= 13ビット
- CASアドレス幅= 10ビット
- メモリ自身のバンク数= 4バンク(これはBA[1:0]にあたる)

2バンク構成のSO-DIMM(EBS26UC6APS:同)の場合は、

- モジュールバンク数= 2
- RASアドレス幅= 13ビット
- CASアドレス幅= 9ビット

- メモリ自身のバンク数=4バンク(これはBA[1:0]にあたる)

となります。

1バンク構成のメモリの場合は、 $\overline{S}[0]$ 信号のみがメモリに接続されており、2バンク構成のメモリの場合にはバンク1に $\overline{S}[0]$ が、バンク2に $\overline{S}[1]$ が接続されていて、それぞれ選択されるというわけです。

次は、RAS/CASアドレスとメモリ自身のバンクアドレスの割り当てです。

- RASアドレスには同一本数の13本
- CASアドレスは1バンク構成品、2バンク構成品ともに9本までは共通
- バンク数によりCASのアドレス1本がかわる

このようなルールに当てはめ、筆者流にアドレスを割り当てた例は次のようになります。

- 64ビット幅なのでA[02:00]は未使用
- A[11:03]をCAS[08:00]に割り当てる
- A[24:12]をRAS[12:00]に割り当てる
- A[26:25]をBA[1:0]に割り当てる

以上はどちらも共通で、

- 1バンク構成のときはA[27]をCAS[09]にして、 $\overline{S}[0]$ は常時アサート(メモリアクセスのある時のみアサート)
- 2バンク構成のときはA[27]を $\overline{S}[0]$ に、A[27]の反転を $\overline{S}[1]$ に割り当てる

(LSB側がA[00]、MSBアドレス側がA[31]とする)

としてみました。アドレス範囲もA[27:00]の28ビット長ですから、正しく256Mバイトの空間が使われていることになります。

PC/AT互換機などに搭載されている汎用的なSDRAMメモリコントローラは、ここで説明したことを、下は数十Mバイトから上はGバイトオーダーまでの間のさまざまなメモリで対応しているのです。

2 SDRAMコントローラの設計

今回設計したSDRAMコントローラは、読者のみなさんに理解しやすいよう、多少冗長なコードになるのを承知で設計しているため、メモリアクセス性能は正直いってかなり劣るコントローラです。しかし、まずはSDRAMの基本的な制御方法をマスタするのが第一歩です。

実装するFPGAは、Spartan-II/200-5FG456C(ザイリックス)で、このSDRAMCコントローラはSH-4の外部バスクロックと同一速度で動作させます。今回のシステムではSH-4の外部バスクロックを66MHzとしているので、このSDRAMコントローラも66MHzで駆動します。

●汎用SDRAMコントローラの難しさ

今回設計するSDRAMコントローラは、特定の容量のSO-DIMMに限定したものとします。その理由は大きく

分けて二つあります。

まず一つは、SPDに使われているシリアル通信方式が、フィリップスの特許を採用したものであり、このアクセスを行う回路をFPGAなどにハードウェアとして実装する場合、そのつどフィリップスに確認を取らなければならないとされています。残念ながら自由に使ってよいという仕様ではないのです。

次にコントローラをプログラマブルに設計するということは、回路規模が大きくなることを意味します。さらにFPGAでは、出力段が多段のセレクト/マルチプレクサ構成になってしまい、信号の遅延時間が大きくなってきます。これはそのまま、高速動作させることが難しくなることを意味します(図5)。

とくに今回は、理解しやすいSDRAMコントローラという意味から、最適化に関しては考慮せずにVHDLソースコードを記述しています。また、採用したFPGAも、スピードグレード的に最高速のデバイスではありません。これを論理合成ツールと配置配線ツールの最適化だけで、100MHzクロックで動作させることはできません。


●SDRAMコントローラの仕様

そこで今回は、64Mバイトまたは128Mバイトの容量のSO-DIMMに限定して設計することにしました。正確には、ちょうど図4で示した、1バンク構成の64MバイトSO-DIMM、または2バンク構成の128MバイトSO-DIMMとします。

SH-4からは32ビット通常バスモード、また64ビットMPXモードでアクセスされても、いったん前章で解説したローカルバスコントローラがアクセスを受け取り、 $\overline{CS}[6:0]$ (エリアチップセレクト信号)をみて、内部ロジック用にリード/ライト方向やアドレス情報、バイトイネーブル情報を生成しています。

SH-4が出力するアドレス情報はA[25]までの最大64Mバイト領域です。よって、これ以上の容量を扱うには7本あるチップセレクトを使用して、そこから上位アドレスを生成しています。

〔図5〕セレクト/マルチプレクサ構成による遅延の増加



32ビット通常バスモード用のバスコントローラでは、以上のような方法で生成したPA[28:00]、R/W信号、ライトイネーブル信号、ならびに32ビットデータバスがSDRAMコントローラに接続され、転送スタートを示すTS(Transfer Start)とメモリアクセス完了を示すTA(Transfer Acknowledge)の信号でデータのやり取りを行います。

64ビットMPXモードのバスコントローラの場合、アドレス、データバス、そしてR/Wまでは同じですが、ライトイネーブル信号は、アドレスフェーズ時のアクセスアドレスとサイズから生成します。SH-4が出力するPWBE[7:0]は、MPXモード時は使用できません。SDRAMコントローラ側からみれば、ライトイネーブルはどのような生成のされ方であろうとも関係ありませんが、MPXモードを検討している場合には、前章に戻って、ライトイネーブルの作り方を確認してください。

ここで説明するSDRAMコントローラは、プロセッサ側からは32ビット幅で読み書きが行われ、64ビット幅のSO-DIMMメモリを駆動するように設計しています。表3に、SDRAMコントローラの入出力仕様や信号名を示します。

● アドレスエンコード

さまざまな容量のモジュールに対応するためには、このアドレス割り当てが重要なポイントであるということはすでに説明

しました。今回はRASが12ビット、CASが9ビット、SDRAM内のバンク構成が4バンクのSDRAMを実装した、モジュールバンク構成が1バンクの64Mバイトと、モジュールバンク構成が2バンクの128MバイトのSO-DIMMを想定しています。

図6に、今回設計するSDRAMコントローラのアドレスエンコードテーブルを示します。SO-DIMMのデータバス幅は64ビットなので、プロセッサからのアドレスバス(以下PA)の下位3ビットは使いません。バイト単位でのアクセスには、後述するDQMB信号を使います。PA[28:3]のうち下位側からCASアドレス、RASアドレス、バンク(BA)アドレス、そして最上位ビットをチップセレクトに割り当てました。

この設計で、筆者の手元にあった1バンク構成の64MバイトSO-DIMMと2バンク構成の128MバイトSO-DIMMの両方が、問題なくアクセスできています。

● バイトイネーブル制御

さきのSO-DIMMの構造で説明したように、SO-DIMMは1バイト単位で読み書きを行うことができるように、DQMB信号が8本(ECCやパリティ機能付きであれば9本。本執筆では説明しない)用意されており、DQMBとデータバスDQはおの次のようなバイト対応になっています。

DQMB[7] ↔ DQ[63:56]

〔表3〕SDRAMコントローラの入出力仕様や信号名

RAS幅	12ビット
CAS幅	9ビット
メモリバンク数	4
CL値	2
t_{RCD}	1クロック(16ns)
t_{RP}	3クロック(48ns)
サポート コマンド	ACTV バンクアクティブ
	READA オートプリチャージ付きリード
	WRITEA オートプリチャージ付きライト
	MSET モードセット
	REFR リフレッシュ
バースト長	1ワードアクセスのみ
バースト方式	リードバースト不可/ライトバースト不可

(a) 対応SDRAM仕様

▶ ローカルバス側


CLK	動作クロック
RST	システムリセット
PA[28:00]	プロセッサアドレスライン
PDI[31:00]	プロセッサデータ入力
PDO[31:00]	プロセッサデータ出力
PR/W	リード/ライト転送方向指示
PWBE[3:0]	ライトバイトイネーブル
TS	転送スタート要求
TA	アクセス完了応答

▶ SO-DIMM/SDRAM側

MA[12:00]	RAS/CAS時分割アドレスライン
MDI[63:00]	メモリデータ入力
MDO[63:00]	メモリデータ出力
MCS[1:0]/MRAS/MCAS/MWE	メモリコマンドライン
MDQM[3:0]	メモリデータマスク

(b) 入出力ポート仕様

〔図6〕設計したSDRAMコントローラのアドレスエンコード



DQMB[6] ↔ DQ[55:48]
 DQMB[5] ↔ DQ[47:40]
 DQMB[4] ↔ DQ[39:32]
 DQMB[3] ↔ DQ[31:24]
 DQMB[2] ↔ DQ[23:16]
 DQMB[1] ↔ DQ[15:08]
 DQMB[0] ↔ DQ[07:00]

さらに今回、SH-4のローカルバスコントローラを32ビットバス幅で動作させた場合、バイトイネーブル情報は当然ながら32ビット幅分しか出力されてきません。そこで、64ビット幅のメモリを32ビット幅ずつに割り当てなければなりません。ここでは上位側DQ[63:32]と下位側DQ[31:00]の二つのグループに分け、PA[2]が“0”のときにはDQ[63:32]の上位側32ビットを、PA[2]が“1”のときはDQ[31:00]の下位側32ビットを使うよう、ビッグエンディアンのルールを適用することにしています。

メモリアイトアクセスのときは、64ビットバスの上位側と下位側32ビットの両方にプロセッサ側のデータPDI[31:00]をセットします。そして、PA[2]が“0”のときにはDQMB[7:4]にPWBE[3:0]（プロセッサライトイネーブル信号）をセットして、バイトイネーブル情報を位置が有効であることを示します。PA[2]が“1”のときはDQMB[3:0]は“H”レベルに固定します。

前記SDRAMの動作解説でも紹介したとおり、DQMB信号が“L”レベルであれば、そのバイト位置は書き込み対象位置とされるので、プロセッサからのデータは上位[63:32]データバス中のいずれかのバイト位置のみに書き込まれ、下位[31:00]にはDQMBが“H”であるために書き込みは行われません。

メモリリードサイクル時はDQMB[7:0]のすべてのバイト位置を“L”レベルに設定し、これにより64ビットを一気に読み出しています。そしてPA[2]をみて“0”であればDQ[63:32]をプロセッサ側への読み出しデータ出力としてPDO[31:00]（プロセッサ出力データバス）にセットします。同様にPA[2]が“1”であればDQ[31:00]をPDO[31:00]にセットします。

3 SDRAMコントローラのステートマシン


SDRAMコントローラの設計にはステートマシンを使った方法が理解しやすいでしょう。図7に設計したSDRAMコントローラの状態遷移図を、リスト1(章末)にSDRAMコントローラのVHDLソースを示します。それでは各ステートについて説明します。

● アイドルステート

本ステートでは、プロセッサからのTS信号のアサートによる転送開始要求の待ちと、リフレッシュコントローラからのRefresh_Req信号（リフレッシュサイクル発行要求）の二つを待ちます。

優先順位としてはリフレッシュサイクル発行要求のほうがプロセッサからの転送要求よりも高く、同時に両要求が発行され

〔図7〕SDRAMコントローラの状態遷移図



た場合にはリフレッシュが優先されます。この場合はモード設定ステートに遷移します。同時に、リフレッシュコントローラに対して「リフレッシュ要求を受け付けました」という意味で、Refresh_Req信号のネゲートを要求するRefresh_Clr（リフレッシュ要求応答信号）を“H”レベルにアサートします。

リフレッシュサイクルが要求されておらず、TS信号は1クロックしか出されないことを想定し〔SH-4の \overline{BS} （バスサイクルスタート信号）が1クロックしか発行されないため〕、TS信号と、TAが発行されるまでTSがアサートされたことを示すhold_TS信号のいずれかが“L”レベルであるとバンクアクティブステートに遷移します。

Refresh_ReqやTS/hold_TSがアサートされていない状態では、当然このステートにとどまります。以降のステートマシンの解説でも同様ですが、VHDLの場合は「それ以外の状態のとき」という状態をとくに記述しなくても同一ステート状態が保持されるので、筆者の場合は記述していません。


しかし、Verilog-HDLの場合には、これを書いておかないとステート値がオールゼロの状態にリセットされることになりす。この点に注意してソースを読んでください。

● モード設定～リフレッシュ動作

SDRAMはメモリとしてアクセスを行う前に動作モード設定のコマンドを発行し、CL値やバースト転送長などを設定しなければなりません。

通常この動作は、電源が安定してから規定回数のリフレッシュを行った後に1回だけ行えばよいことなのですが、逆にいえば「規定時間を計算して」、「1回だけコマンド発行をする」という設

〔図8〕モード設定テーブル



計を行うほうが面倒です。そこで、今回のSDRAMコントローラではリフレッシュ動作を行うときにあわせてモードセットを行っています(図8)。

Refresh_Reqのアサートによりアイドルステートから本ステートに分岐しましたが、ここでまずMSETコマンドを発行してモード設定を行います。モード設定値はSDRAMに対するアドレスバスにセットされ、 $\overline{\text{CS}}$ / $\overline{\text{RAS}}$ / $\overline{\text{CAS}}$ / $\overline{\text{WE}}$ の組み合わせによるMSETコマンドの発行で、SDRAMメモリのクロックの立ち上がり同期してメモリ側に取り込まれます。

SDRAMコントローラの動作でも説明した、CL値、バースト転送長などは、この操作によりメモリ側に設定します。

アドレスにセットするビット位置に対する値の意味は、JEDECをはじめとして各SDRAMメモリで共通化されていて、データシートにも記載されています。SDRAMであれば、今回紹介した設定値を使っていれば、どのようなメモリが搭載されても動きます。

モード設定ステートの次は1クロックのウェイトを入れた後、リフレッシュコマンドを発行しています。リフレッシュコマンドも、モード設定と同様に単に $\overline{\text{CS}}$ / $\overline{\text{RAS}}$ / $\overline{\text{CAS}}$ / $\overline{\text{WE}}$ を規定の値にしてドライブするだけです。

ただし、リフレッシュコマンド発行後に続けてバンクアクティブ(後述のステートで解説)コマンドを発行するためには、ある一定のインターバルをとらねばなりません。この数値はSDRAMメモリのデータシートで、 t_{RCA} (オートリフレッシュ周期)などと記されていて、60ns程度の時間が必要です。この時間が経過しないとコマンドを受け付けることはできないので、本設計ではこのステートで4クロック経過後にアイドルステートに戻るようにしています。同時に、アイドルステートでアサートしておいたRefresh_Clr信号をネゲートして、次のリフレッシュサイクルの開始をリフレッシュカウンタに指示します。

●プリチャージの必要性

余談ですが、SDRAMの場合、リフレッシュサイクルを発行する前には必ずメモリ内部の全バンクをプリチャージしておか

なければなりません。これを行わないでリフレッシュを発行すると、リードサイクル時とはとくに問題はないようですが、ライトサイクル時のデータはほぼ間違いなくデータが化けるか、書き込み動作がされません。

プリチャージ動作というものが、ライトしたデータを正しくメモセルに固定する……というような意味であると考えれば、プリチャージの後にリフレッシュ操作が必要ということも理解できるかと思います。

このプリチャージという操作でライトデータがメモセルに「定着」と考えれば、後述の「バンクアクティブ」コマンドに対して「バンククローズ」という言葉を使うと、よりSDRAMの動作が理解しやすいのではないのでしょうか。つまり、SDRAMのアクセスは、

バンクアクティブ→リード/ライトアクセス→プリチャージ
 (バンククローズ)

というアクセスで一連の動作が完了します。

逆にいえば、プリチャージを行っていないバンクは、リフレッシュサイクルを発行しないかぎり、ずっと使い続けることができるため、SDRAMの性能を引き出すためにはこのテクニックを使います。これは、第4章のグラフィクスボードの設計でのVRAMの使い方で紹介します。

本章における設計では、回路の動作を簡略化してSDRAMを動かすことを前提としているため、プリチャージ機能付きのリード/ライトコマンドの発行をしています。よって別途プリチャージという動作は必要ないので、いきなりリフレッシュを行っているというわけです。

●バンクアクティブ～ t_{RCD} ウェイト

アイドルステートからリフレッシュサイクルが要求されておらず、プロセッサからの転送開始要求が行われた状態で、本ステートに遷移されます。

本ステートでは、バンクアクティブコマンドを発行することにより、メモリアクセスを開始します。SDRAMは、リードもしくはライト動作を行う場合には、対象となるメモリバンクがアクティブ状態となっていなければならないので、本ステートが必要となります。

バンクアクティブコマンド発行時には、アドレスエンコードの節で説明したRASアドレスラインやバンクアドレス、チップセレクト $\overline{\text{CS}}[1:0]$ をセットし、さらに $\overline{\text{RAS}}$ を“L”レベルにアサートします。

このコマンドを1クロックのみアサートしたのち、 $\overline{\text{RAS}}$ を“H”レベルに戻して2クロックウェイトするステートに移行します。

バンクアクティブ発行から続くREADA/WRITEAコマンド発行までには、 t_{RCS} (RAS to CASディレイ)というウェイトを満たすことが規定されています。これを守らないと正しくバンクアクティブが行われず、続くREADA/WRITEAコマンドも有効になりません。そのためこのステートで1クロック(66MHzで16ns)のウェイトを入れているというわけです。

そして1クロック間ウェイトをかけた後に、読み込み/書き出しコマンドを発行するためのステートに遷移します。

● READA/WRITEA 発行ステート

前のステートでバンクアクティブされたメモリバンクに対して、次のような動作を行います。まず、CAS アドレスを出力し、メモリのアドレスバスにバスコントローラ側からの下位アドレスをセットします。次にバスコントローラ側からの PDI[31:00] (プロセッサ入力データバス) をメモリデータバス MDO[63:32]、ならびに MDO[31:00] にコピーします。ライトサイクル時であれば PA[02] を見て、PA[02]=0 であれば、DQMB[7:4] に、1 であれば DMQB[3:0] に PWBE[3:0] の値を設定します。リードサイクル時であれば DQMB[7:0] はすべてゼロを設定し、8 バイト分すべてを読み出します。そしてデータアクセス方向を示す PR/W 信号により、READA (オートプリチャージ機能付きリードサイクル) または WRITEA (オートプリチャージ機能付きライトサイクル) コマンドを発行します。このコマンドを発行するとき、MA[10] 信号を“H”レベルにします。

このとき、 $\overline{\text{CS}}[1:0]$ とバンクアドレスを示す BA[1:0] は、バンクアクティブ時に発行したときと同一の値を出力しなければなりません。バンクアクティブコマンドでオープンにしたバンクですが、READA/WRITEA コマンド発行時は同一バンクに対する操作になります。 $\overline{\text{CS}}[1:0]$ と BA[1:0] は、先にオープンしたバンク時に使ったのと同じでなければならないからです。バンクアクティブを発行したから、BA 信号は使わなくてもいいや……というわけにはいかず、無視すると別バンクへのアクセスになってしまうので注意してください。

ところで、READA/WRITEA コマンドと READ/WRITE コマンドの唯一の違いは、 $\overline{\text{CAS}}$ をアサートする際の MA[10] アドレス信号の状態です。MA[10] が“H”レベルであれば、 $\overline{\text{CAS}}$ と同時に発行された READ/WRITE コマンドはオートプリチャージ機能付きになり、リフレッシュサイクルを発行する際や、RAS/BA アドレスが切り替わったときに、現在オープンになっているバンクを閉じるためのプリチャージコマンドの発行を行わなくてもすみます。

逆に MA[10] が“L”レベルであると、リフレッシュサイクルやバンクをまたぐアクセス時には必ずプリチャージが必要になります。しかし、それ以外のときにはバンクアクティブを行う必要がないために、ビデオ出力で使用する VRAM のような連続したアドレス時には有効です。筆者も SDRAM のアクセス用途によって使い分けています。

最後はステート分岐の記述です。PR/W を見て、リードサイクルが要求されているのであれば CL 値で設定されたデータ読み出しタイミングまで待つ、READA 処理ステートに移行します。

ライトサイクルのときはこの時点でデータ転送が完了になり、その旨をバスコントローラに通知するために TA 信号をアサートし、同時に SDRAM コントローラとしての最終処理ステートである完了ステートに遷移します。

● READA 処理ステート

SDRAM からのデータ読み出し時には、READ/READA コマンド発行をしてからしばらくしないとデータが読み出しできません。この時間はメモリの規格として規定されている CL 値で示され、たとえば CL=2 の場合には、READ/READA コマンドをメモリが受け取ってから2クロック後にメモリがデータバスをドライブします。よって READA コマンド発行時には、CL 値分だけデータバスの値を内部のレジスタに取り込むのを遅らさなければなりません。

このステートでは、WCNT カウンタを用意しておき、このカウンタの値によって CL 値にあわせたクロック数をカウントしています。

ステートマシンへ分岐後、まず WCNT をカウントアップします。FPGA 内部はメモリへの制御信号ドライブより1クロック先に動作が進んでいるので、CL 値が2であればここで3クロック待ちます。もし CL 値が3であればこのステートで4クロック待つことになります。

この値だけ待ったときのデータバス上のデータをバスコントローラに返す (PDO[31:00] にセットする) ことで、正しくメモリデータを取り込めるようになります。

なお、データをセットする際には DQMB 信号生成時と同様な注意が必要です。つまり、メモリから読み出されるデータは64ビット長のデータですが、バスコントローラにセットするデータは32ビット長です。よって、ここでも PA[2] をみて、“0”であればメモリデータバスの上位4バイト、MDI[63:32] を PDO[31:00] にセットし、PA[2] が“1”であればメモリデータバスの下位4バイト、MDI[31:00] を PDO[31:00] にセットします。

次に、データをセットしたタイミングから1クロック遅れで、バスコントローラにデータ転送が完了したという旨を通知するために TA 信号をアサートします。この完了通知をバスコントローラが識別して、プロセッサ側に読み出したメモリデータを応答することになります。

ここで、読み出したデータをセットしたタイミングと同時に完了通知をアサートしたほうが1クロック早くなり、パフォーマンスが向上しますが、今回は理解しやすいステートということで、段階を分けて記述/設計しています。

このステートで TA のアサートを行ったと同時に、ライトサイクルと同様に SDRAM コントローラとしての最終処理ステートである完了ステートに遷移します。

● 完了ステート

SDRAM コントローラで実際にメモリのリード/ライトにかかわるステートではいよいよ最後に到達するステートです。

このステートはそれまでセットした各信号のリセットを行い、アイドルステートに戻る準備を行います。

- バスコントローラへのアクセス応答である TA 信号をネゲートする
- メモリアドレス/バンクアドレスをゼロに戻す

- しかし、この完了ステートの役割はもう一つあり、ステートマシンの状態が何かの拍子に狂ってしまい、ここで紹介したステート状態以外の値になったとき、とにもかくにもこの完了ス

(a) バイトアクセス時

(b) ロングワード(4バイト)アクセス時

実際筆者の場合、クロックアップを行ってステートマシンの耐性を試験する場合がありますが、ステートの読み飛ばしでこのOthers構文が実行される場合があることを確認したことがあります。このような処理構文を使って完了ステートを利用するという側面もあるため、リセット時と同様な処理を行っているのです。

ここで設計した SDRAM コントローラを、第 1 章で

紹介した 64 ビット版ローカルバスコントローラと組み合わせて、128M バイト SO-DIMM でテストした結果の波形を示します。

● バイト (8 ビット) アクセス時の波形

図 9 (a) はアドレス 0000_0001h に 1 バイトのライトとリードを行った場合のバスの波形です。ライトサイクルでは WRITEA コマンド発行時、PA [2] が “L” レベルなので、SH-4 の PWBE [3:0] 信号を 64 ビット幅 SDRAM の DQMB [7:0] のうち下位側に出力し、上位側はすべて “H” レベルにします。すると結果的に、DQMB [7:0] のうち実際に書き込み動作をする DQMB [1] の 1 バイト分のみが “L” レベルになっていることがわかります。デバイスセレクトとして動作する $\overline{CS0}$ 信号は “L” なので、SDRAM チップそのものはすべてアクティブ状態になるのですが、DQMB [1] だけがアサートされるので、実際に書き込まれるのは 1 バイト分のみになります。

リードサイクルでは、DQMB を全ビット “L” にして 64 ビット幅で読み出しているため、SDRAM データバスは READA コマンド発行後、CL = 2 経過ののちにデータバスをドライブしています。

● ロングワード (32 ビット) アクセス時の波形

図 9 (b) はアドレス 0000_0004h にロングワード (32 ビット) のライトとリードを行った場合のバスの波形です。今度は PA [2] が “H” レベルなので、SH-4 の PWBE [3:0] 信号を DQMB [7:4] に出力し、下位側はすべて “H” レベルにします。これにより 64 ビットの SDRAM のうち上位 4 バイトにデータが書き込まれます。

(リスト 1) SDRAM コントローラの VHDL ソース (一部)

```
SDRAMC_Ctrl : process ( BUSCLK, nRESET )

    variable SDRAMC_Current_State : SDRAMC_Sequensor ;    --:= SDRAMC_IDLE ;
    variable SDRAMC_Next_State   : SDRAMC_Sequensor ;    --:= SDRAMC_IDLE ;
    variable WCNT                 : std_logic_vector(2 downto 0) := "000" ;

begin

    if ( nRESET = '0' ) then

        -- SH7750 Bus I/F
        SDRAMC_Current_State := SDRAMC_IDLE ;
        SDRAMC_Next_State   := SDRAMC_IDLE ;

        --
        MA      <= ( others => '0' ) ;
        MBA     <= "00" ;

        nMCS    <= '1' ;                -- NOP コマンド発行状態にする
        nMRAS   <= '1' ;
        nMCAS   <= '1' ;
        nMWE    <= '1' ;
        DQM     <= ( others => '1' ) ;

        MD_O    <= ( others => '0' ) ;
        MD_O_OEN <= '0' ;
        Refresh_Clr <= '0' ;
        WCNT    := "000" ;

    elsif ( BUSCLK'event and BUSCLK = '1' ) then

        MD_O(63 downto 32) <= SDR_WrDB ;    -- 32bit CPU データ出力
        MD_O(31 downto 0) <= SDR_WrDB ;    -- 32bit CPU データ出力

        -- *****
        ul : for i in 0 to 15 loop            -- 64bit SDRAM データ出力
```

まとめ

以上で、SDRAM に対する基礎知識、SDRAM を応用した SO-DIMM の特徴と SPD の解説、ならびに SDRAM コントローラの設計方法を解説しました。

SDRAM の知識さえあれば、パソコンでは現在主流の DDR メモリや、その次の主流となるであろう DDR-II メモリ、また 1T-SRAM や MCRAM でも動作基本を理解することは容易になると思います。

組み込みマイコンのほとんどが SDRAM を自身でサポートしているために、このあたりは意識して設計する機会が失われていますが、ハイエンドプロセッサをどうしても使いたい場面ではチップセットや内蔵メモリコントローラの性能では仕様を満足できず、自身でカスタマイズしなければならない場面も出てくることでしょう。

さらに FPGA であればその利点で、実際初期の SH-4 (7750/7750S) では 256M ビットの SDRAM はサポートされていない (7750R は接続可) のですが、FPGA でホストブリッジを構成しておけば、このあたりは柔軟に対応できます。

参考文献

- 1) 井倉将実, 「CPLD による SDRAM コントローラと SDRAM メモリボードの製作 (前後編)」, 『Interface』, 1999 年 8 月号/10 月号
- 2) 井倉将実, 「SDRAM DIMM 搭載 PCI メモリボードの設計/製作 (前後編)」, 『Interface』, 2000 年 2 月号/3 月号

いくら・まさみ 来栖川電工有限会社

〔リスト1〕SDRAMコントローラのVHDLソース(一部)(つづき)

```

    cpy SDR A2(i) <= SDR A(2) ;
    if ( pHld MemData(i) = '1' ) then
        if ( cpy SDR A2(i) = '0' ) then
            -- Capture LOWER data.
            SDR RdDB(i*2+1 downto i*2) <= MD I(i*2+1 downto i*2) ;
        else
            -- Capture UPPER data.
            SDR RdDB(i*2+1 downto i*2) <= MD I(i*2+33 downto i*2+32) ;
        end if ;
    end if ;
end loop;

-- **** ステートマシン定義 **** --
SDRAMC Current State := SDRAMC Next State ;

case SDRAMC Current State is

-- ***** --
    when SDRAMC IDLE =>
        if ( Refresh Req = '1' ) then
            Refresh Clr <= '1' ;
            SDRAMC Next State := SDRAMC ModeSet ;
        elsif ( nTS = '0' or hold nTS = '0' ) then
            if ( SDR RD = '0' ) then
                MD O OEN <= '1' ;
            end if ;
            SDRAMC Next State := SDRAMC SH RAS Assert ;
        end if ;

-- ***** SDRAMモード設定スタート ***** --
    when SDRAMC ModeSet =>
        -- モード設定コマンドの発行
        MA <= SDRAMC Mode ;
        MBA <= "00" ;
        nMCS <= '0' ; nMRAS <= '0' ; nMCAS <= '0' ; nMWE <= '0' ;
        DQM <= ( others => '1' ) ;
        SDRAMC Next State := SDRAMC Wait MSET2REFR1 ;

    when SDRAMC Wait MSET2REFR1 =>
        SDRAMC Next State := SDRAMC Wait MSET2REFR2 ; -- 2クロック待ち
    when SDRAMC Wait MSET2REFR2 =>
        SDRAMC Next State := SDRAMC REFR ;

-- ***** リフレッシュコマンド発行スタート ***** --
    when SDRAMC REFR =>
        -- リフレッシュコマンドの発行
        nMCS <= '0' ; nMRAS <= '0' ; nMCAS <= '0' ; nMWE <= '1' ;
        SDRAMC Next State := SDRAMC Wait REFR2IDLE ;

-- ***** リフレッシュ終了処理スタート ***** --
    when SDRAMC Wait REFR2IDLE =>
        nMCS <= '1' ; nMRAS <= '1' ; nMCAS <= '1' ; nMWE <= '1' ;
        Refresh Clr <= '0' ;
        WCNT := WCNT + 1 ;
        if ( WCNT = "100" ) then
            SDRAMC Next State := SDRAMC SH Turn around ;
        end if ;

-- ***** バンクアクティブ操作 ***** --
    when SDRAMC SH RAS Assert =>
        MA <= SH RAS Adrs ;
        MBA <= SH BANK Adrs ;
        nMCS <= '0' ; nMRAS <= '0' ; nMCAS <= '1' ; nMWE <= '1' ;
        SDRAMC Next State := SDRAMC SH Wait tRCD ;

-- ***** tRCDパラメータ待ちスタート ***** --
    when SDRAMC SH Wait tRCD =>
        MA <= SH CAS Adrs ;
        MBA <= SH BANK Adrs ;
        SDRAMC Next State := SDRAMC SH Wait tRCD2 ;

    when SDRAMC SH Wait tRCD2 =>
        SDRAMC Next State := SDRAMC SH CAS Assert ;

-- ***** --
    when SDRAMC SH CAS Assert =>

```

～以下省略～

PCIホストコントローラの設計/製作

井倉将実

今回設計するシステムでは、各種 I/O インターフェースをすべて PCI バス上に配置するアーキテクチャを採用した。画面表示をするにも、キーボード入力をするにも、すべて PCI バスを経由したアクセスとなる。ここでは PCI バスの基本的な動作と、システムに PCI バスを実装する場合に必須となるホスト機能について解説し、PCI ホストコントローラを設計/製作する。

(編集部)

はじめに

今回のシステムでは、CPU やメモリを載せたプロセッサボードは、それ単体では I/O 機能をもっていません(写真ではコンパクトフラッシュスロットや IDE コネクタが見えるが、これは別の目的で使用するために用意したもので今回は使えない)。画面出力やキーボード入力は、すべて PCI バス経由で行うアーキテクチャを採用したからです。つまり、PCI ホストコントローラがなければ手も足も出ないわけで、本システムの拡張性を左右するもっとも重要な部分です。

まず、PCI バスに関連した用語について説明し、今回設計した PCI ホストコントローラの仕様、そしてイニシエータシーケンサについて解説します。誌面に余裕がないので、PCI バスにおける一般的な用語については簡潔に説明します。参考資料として、本誌増刊 TECH I Vol.3『PCI デバイス設計入門』[参考文献 1)]を参照してください。

1 PCI バスの概要

1.1 バス構成と信号

● PCI バスを搭載したシステムの構成例

図1に、PCI バスを搭載したシステムの構成例を示します。バスアクセスを発生させる主体となるデバイスのことをバスマスタと呼びます。今回設計する PCI ホストコントローラとは、CPU からのアクセスを受けて PCI バス上でバスマスタとして動作する、CPU ローカルバスと PCI バスをブリッジするデバイスであるともいえます。

PCI バスでは複数のバスマスタデバイスが存在できるので、マルチバスマスタシステムとも呼ばれます。しかし一つのバス上で複数のバスマスタが同時に動くことはできません。交通整理をするように、適時バスの制御権を与えていくことをバスアービ

トレーションと呼び、それを行うバスアービタは PCI バスシステムに必ず実装されます。

バスの制御権を取得して動作を開始したデバイスをイニシエータと呼びます。ある瞬間には一つのイニシエータと一つのターゲットという 1 対 1 の間(エージェント間)での転送しか行えません(一部のアクセスを除く)。

● PCI バスの信号概要

次に、PCI バスの各信号の意味を説明します。

▶ CLK(クロック)

PCI バスの動作の基準となるクロック信号です。リセットと割り込み信号以外のすべての信号は、この信号を基準として動作します。


▶ RST#(リセット)

システムの電源投入時またはシステムリセット時にアサートされる、PCI バスのリセット信号です。PCI バスクロックとは同期していません。

▶ AD[31:0](アドレス/データバス)

データバスとアドレスバスは時分割でこの 32 本の信号線を使います。アドレスフェーズではアドレスが、データフェーズでは

〔図1〕 PCI バスを搭載したシステムの構成例



〔表1〕PCIバスコマンド

バスの動作		C/BE[3:0] #
メモリ サイクル	リード	メモリリード
		メモリリードライン
		メモリリード マルチプル
	ライト	メモリライト
		メモリライトアンド インバリデイト
I/Oサイクル	I/Oリード	
	I/Oライト	
コンフィグレーション サイクル	コンフィグレーションリード	
	コンフィグレーションライト	
インタラプトアクノリッジサイクル		
スペシャルサイクル		
デュアルアドレスサイクル		
未定義、予約コマンド		

データが出力されます。

▶ C/BE[3:0]#(バスコマンド/バイトイネーブル)

この信号線も時分割で使われていて、アドレスフェーズでは後述するバスコマンドが出力され、データフェーズではバイトイネーブルとして動作します。

▶ FRAME#(フレーム)

イニシエータがアクセスを開始するときにアサートします。またバースト転送中はアサートされ続けます。

IRDY#(イニシエータレディ)

イニシエータがデータ転送可能状態にあるときにアサートします。

▶ DEVSEL#(デバイスセレクション)

アクセスを受けたターゲットがアサートし、アクセスが終了するまでアサートし続けます。

▶ TRDY#(ターゲットレディ)

ターゲットがデータ転送可能状態にあるときアサートします。よってIRDY#とTRDY#の両方がアサートされているときにデータ転送が行われます。

▶ PAR(パリティ)

PCIバスにはバスパリティがあります。AD[31:0]とC/BE[3:0]#の合計36本のうち、立っているビットが偶数なら“L”、奇数なら“H”を出力します。

▶ STOP#(ストップ)

ターゲットがイニシエータに対して、アクセスを中断してもらうときにアサートする信号です。DEVSEL#やTRDY#のデリアサートと組み合わせることで、アクセスの中断方法にいくつかの種類があります。

IDSEL(PCI デバイスセレクト)

コンフィグレーションサイクルのときのみ意味をもつ信号で、

コンフィグレーションサイクルのアドレスフェーズ時にこの信号が“H”だった場合は、自分が選択されていることを示します。

▶ INTA#～INTD#(インタラプトA～D)

PCIデバイスからの割り込み信号です。PCIの割り込みは共有可能なので、同じ信号線をいくつかのPCIデバイスで共有する場合もあります。

▶ PERR#(パリティエラー)

リードサイクルではデータを読み取るイニシエータが、ライトサイクルではデータが書き込まれるターゲットが、データフェーズでパリティをチェックし、パリティエラーが発生したときアサートします。

▶ SERR#(システムエラー)

システムにとって致命的なエラーが発生したときにアサートされます。一般的には、アドレスフェーズでパリティエラーが発生したことを検出したらアサートします。

▶ REQ#(リクエスト)

マスタデバイスがバスの制御権をシステム(バスアービタ)に要求するときにアサートします。

▶ GNT#(グラント)

REQ#を要求しているデバイスに対し、システムがバスの使用を許可したときにアサートされます。これがアサートされて、はじめてマスタはイニシエータとしてアクセスを開始できます。これ以外にもいくつか信号がありますが、ほとんどの場合、使用することのない信号なので、ここでは説明を省略します。

● PCIバスコマンド

ISAバスなどでは、MEMRやIOWRといった制御線で、メモリリードやI/Oライトなどバスの動作を示していました。PCIバスでは表1に示すようなPCIバスコマンドで、アクセス対象の空間や方向などを示します。

1.2 バスアクセスの開始

次にイニシエータの立場で、バスの制御権要求からバスアクセス(トランザクションと呼ぶ)の開始、そして終了までを見てみます。とくに各種エラー発生時にどのように処理するのかを重点的に解説します。


● アービトレーションフェーズ

バスの制御権要求方法については後で解説します。ここではバスの制御権を取得できたとします。しかしバスの制御権を取得できたからといって、ただちにトランザクションを開始できるわけではありません。まだバス上では他のデバイスによるトランザクションが行われている最中かもしれません。バスがアイドル状態であるかどうかを確認する必要があります。

バスアイドル状態とは、FRAME#が“H”、IRDY#が“H”のときです。この両信号がデリアサート状態であれば、バスは誰も使っていないということを示しています。

ターゲットデバイスはDEVSEL#、TRDY#、STOP#を制御しますが、これらの信号はイニシエータデバイスがトランザク

〔図2〕 トランザクションの例



ションを起こすことで動きは始める信号なので、FRAME# や IRDY# が“H”であるならその状態は変化しません。

● アドレスフェーズ

バスがアイドル状態であることを確認したら、アドレスフェーズを開始します。ADバスにアクセス先のアドレスを、C/BE# にバスコマンドを出力し、FRAME# をアサートします。発生させるトランザクションがコンフィグレーションサイクルであれば、特定のPCIデバイスにつながっている IDSEL 信号を“H”レベルにアサートします(詳細は後述)。

アドレスフェーズは FRAME# をアサートした最初の1クロックのみです。その次のクロックからはデータフェーズに入ります。データフェーズでは、リードサイクルであればターゲットからのデータ受け入れ準備のために ADバスのドライブ方向を入力に切り替え、データ入力の準備が整ったことを IRDY# をアサートしてターゲットに知らせます。また、ライトサイクルであればターゲットへ書き込むデータを ADバスに出力し、またそのデータがそろったことを示すために IRDY# をアサートします。

またこのとき、そのトランザクションをシングル転送で行う場合は、IRDY# のアサートと同時に FRAME# をディアサートします。バースト転送で行いたい場合は、FRAME# もアサートしたままです。

このように、アドレスフェーズからデータフェーズへの移行、またイニシエータレディを示す IRDY# のアサートなどは、ターゲットの応答とは無関係に進めてかまいません。

図2がシングル転送のときの一般的なトランザクション例です。図からわかるように、FRAME# が1クロック期間のみアサートされた後、FRAME# のディアサートと同時に IRDY# をアサートしてターゲットの応答を待っています。

1.3 データ転送

● データフェーズ

ターゲットが DEVSEL 応答を返し、IRDY# と TRDY# がともにアサートされたクロックでデータ転送が成立します。シン

グル転送の場合は、IRDY# をアサートすると同時に FRAME# をディアサートします。データ転送完了後でトランザクションの終了となります。

バースト転送の場合は FRAME# もアサートし続けます。最後のデータを転送するときに FRAME# をディアサートします。データ転送完了後でトランザクションの終了となります。

DEVSEL 応答を返してくるデバイスがいなかった場合は、データ転送が行われずにトランザクションの終了に入ります。さらに、データ転送途中でエラーが発生する場合があります。エラーの内容により、適切なトランザクション終了処理が必要です。

1.4 バスアクセス終了

イニシエータロジックは、バスアービトレーションフェーズ、アドレスフェーズ、そしてデータフェーズの三つのフェーズで連のトランザクションを行います。

トランザクションの終了は、トランザクションが正常に終了した場合とエラーが発生した場合に分けられます。さらにエラーが発生した場合には、マスタ側にその要因がある場合と、ターゲット側に要因がある場合に分けられます。

正常終了でもエラー終了でも、エラー時にエラーの原因がどちらにあったにしても、トランザクションを正しく終了(ターミネーション)させるのはイニシエータ側の責任です。

● ターミネーション時の信号制御方法

FRAME# や IRDY# など制御信号の操作には、いくつかの決まりがあります。FRAME# と IRDY# を同時にアサートしたり、同時にディアサートすることはプロトコル違反になります。

すでに説明したような各種エラーを検出したからといって、FRAME# と IRDY# を同時にディアサートしてトランザクションを終了させることはできません。場合によってはダミーサイクルとして、転送データがないにもかかわらず、IRDY# をアサートしなければならないこともあります。

トランザクションを終了する場合の FRAME# や IRDY# の制御の基本ルールとしては、次のようになります。まず、FRAME#

も IRDY# もアサートしていた場合は、先に FRAME# をディアサートし、次のクロックで IRDY# をディアサートします。FRAME# をアサートし、IRDY# をディアサートしていた場合は、そのまま FRAME# をディアサートしてしまうと、いきなりバスアイドル状態を示してしまうので、FRAME# をディアサートすると同時に IRDY# をアサートし、1クロック後に IRDY# もディアサートします。

そして、ディアサートした次のクロックで、各信号のドライブを開放します。AD バスや C/BE# は、IRDY# のドライブ開放と同時に信号のドライブを終了します。

● マスタイニシエーテッドターミネーション

イニシエータ側の都合でバスサイクルを終了させる場合です。イニシエータ側で何らかのエラーが発生した場合、またエラーなくトランザクションが完了した場合の正常終了時もこれに含まれます。

▶ コンプリート

一連のバスサイクルが正常に終了した場合です。シングル転送時はすでに FRAME# がディアサートされているので、IRDY# をディアサートして完了です。バースト転送時でも、最後のデータを転送する場合は FRAME# をディアサートしているので、IRDY# をディアサートして完了です。

▶ タイムアウトとプリエンブション

イニシエータは、バスアービタからバス制御権を得てバスサイクルを実行しています。しかし無制限にバスを占有してデータ転送を行えるわけではありません。もっと長時間バスを使いたい場合であっても、ほかにバスを要求しているデバイスが存在する場合は、そのデバイスにもバス制御権を与えなければなりません。

バスアービタの目的は、PCI バス上の各デバイスがデータ転送できるように、バスの制御権を各デバイスに分け与えることです。よって、複数のデバイスからバス制御権が要求されている場合は、バスアービタは現在バスを使用中のイニシエータに対してバスの制御権を与える信号をディアサートし、「ほかのデバイスがバスの制御権を要求しています。なるべく早くバスサ

イクルを完了してバスを開放してください」と伝えます。

バスの制御権を失ったデバイスは、できるだけすみやかにバスを開放しなければなりません。

▶ マスタアポート

トランザクションを開始しても、該当するアドレスやバスサイクルに応答するターゲットがなかった場合の処理です。

イニシエータはトランザクションを開始すると同時に、イニシエータ内に組み込まれているタイマを起動します。そして PC/AT 互換機の場合には、4クロック以内に DEVSEL# 応答がない場合、どのターゲットからも応答がなかったと判定してバスサイクルを終了します(図3)。

より信頼性の高いバスシステムを構築する場合は、ここでバリエーションなどを発生させるのですが、PCI バスの規格ではそこまでの規定はなく、コンフィグレーションレジスタのステータスレジスタにあるマスタアポート通知フラグに 1 をセットするだけで規定されています。


マスタアポートにより終了した場合、ライトサイクルの場合は出力したデータを破棄すればよいのですが、リードサイクルの場合は何もデータを返さないという処理でよいのでしょうか。PCI バスは PC/AT 互換機から発展してきたという歴史的経緯からか、デバイスが実装されていない領域を読み出した場合には、FFh を返すようにするのが一般的です。

たとえばコンフィグレーションサイクルでは、存在しないデバイスへのアクセスを行うことも考えられます。システム起動時にコンフィグレーションサイクルを発行し、どのようなデバイスが接続されているを検索する場合、すべてのコンフィグレーション空間に対してリードアクセスを行います。そこにデバイスが接続されていれば何らかのレジスタの値(たとえばベンダ ID やデバイス ID)が読めるのですが、デバイスが未接続の場合は当然マスタアポートが発生します。CPU はベンダ ID を読み出したとき、それが FFFFh だった場合は、そこにはデバイスは接続されていないと判断します。

● ターゲットイニシエーテッドターミネーション

ターゲットデバイス側の都合でバスサイクルを終了させる場

〔図3〕 マスタアポート



〔表2〕 ターゲットイニシエーテッドターミネーションの種類

転送モード	データフェーズ	DEVSEL#	TRDY#	STOP#	状態説明
		"H" "H" "H"	"H" "L" "L"	"H" "L" "H"	ターゲットアイドル状態 (ターゲットの動作としてありえない) (ターゲットの動作としてありえない)
シングル転送	1回目	"L"	"H"	"H"	ターゲットウェイト状態
シングル転送	1回目	"L"	"L"	"H"	1ワード転送完了、トランザクション正常終了
シングル転送	1回目	"L"	"L"	"L"	1ワード転送完了、トランザクション正常終了(実質的にディスコネクトとはみなさない)
シングル転送	1回目	"L"	"H"	"L"	リトライ、データ未転送、いったんトランザクションを終了し、再度バス制御権を取得して、同じアドレスでトランザクション開始
シングル転送	1回目	"H"	"H"	"L"	ターゲットアボート、データ未転送、トランザクション終了 同じアドレスでトランザクションは開始しない
バースト転送	n回目	"L"	"H"	"H"	ターゲットウェイト状態
バースト転送	n回目	"L"	"L"	"H"	1ワード転送完了、バースト転送継続
バースト転送	n回目	"L"	"L"	"L"	ディスコネクト、1ワード転送完了、バースト転送打ち切り、いったんトランザクションを終了し、再度バス制御権を取得して、次のアドレスからトランザクション開始
バースト転送	1回目	"L"	"H"	"L"	リトライ、データ未転送、バースト転送打ち切り、いったんトランザクションを終了し、再度バス制御権を取得して、同じアドレスからトランザクション開始
バースト転送	2回目以降	"L"	"H"	"L"	ディスコネクト、データ未転送、バースト転送打ち切り、いったんトランザクションを終了し、再度バス制御権を取得して、同じアドレスからトランザクション開始
バースト転送	n回目	"H"	"H"	"L"	ターゲットアボート、データ未転送、バースト転送打ち切り、いったんトランザクションを終了し、再度バス制御権を取得して、次のアドレスからトランザクション開始 (ターゲットアボート発生アドレスがバースト転送終了アドレスならトランザクション終了)

合です。ターゲットデバイスはSTOP#をアサートして、イニシエータに対してバスサイクルの終了を要求します。

ターゲットイニシエーテッドターミネーションの種類とそのときの各信号の状態を表2に示します。ターゲットが制御する信号はDEVSEL#、TRDY#、STOP#の三つです。よって八つの状態が考えられますが、すべてディセーブル状態はバスアイドル状態、また規格上ありえない組み合わせもあるので、組み合わせの数は絞られます。

シングル転送とバースト転送、またバースト転送でも最初のデータフェーズとそれ以降のデータフェーズでは、同じ信号状態でも意味合いの異なるものがあるので注意してください。

▶リトライ


ターゲットが何らかの理由で、トランザクションに対して一時的に対応できない場合に要求される処理です(図4)。リトライを検出したイニシエータは、いったんトランザクションを終了させ、PCIバスクロックで2クロック以上の間を置いてから、再度バスの制御権を要求して、同じアドレスからトランザクションを再開します。

リトライサイクルは、ターゲットデバイスが正常なバスサイクルを受けつけた場合であっても、すぐにはデータ転送応答ができない場合に発行される、通常のターミネーション方法です。よって、イニシエータを設計する場合は、正常終了に対する応答と同じく必須の機能です。

▶ディスコネクト

何度かデータ転送が完了した後に、何らかの理由によりデータ転送を継続できないとき、後でトランザクションを再開してほしい場合に要求される処理です。TRDY#がディアサートで

〔図4〕 リトライのタイミング



DEVSEL#とSTOP#がアサート状態ではリトライと同じですが、そのトランザクション内ですでに何度かデータフェーズが成立した後は、ディスコネクトになります。一般的にはバースト転送を途中で打ち切る場合によく使われます。

よって、シングル転送にディスコネクトはありません。ディスコネクトに似たようなタイミングは考えられますが、1ワードも転送しないうちにDEVSEL#とSTOP#がアサートされた場合はリトライですし、DEVSEL#、IRDY#、STOP#がすべてアサートされた場合は、TRDY#がアサートされているので1ワード分のデータ転送が完了し、シングルデータ転送が成立します。この場合のSTOP#のアサートは無視される形になります。

ディスコネクトには、同時にデータ転送が成立する場合とデータ転送をしない場合があります。データ転送をしない場合はそのままターミネーションに入ればよいのですが、データ転送が成立する場合は、そのデータを正しく処理しなければなりません。

図5にディスコネクト例を示します。データ転送の成立と同時にディスコネクトが要求されている例です。クロック2のタイミングでデータ転送を行います。また、ディスコネクトを検出したので、FRAME#を先にディアサートします。そして、次のクロック3でIRDY#をアサートします。クロック3の時点ではデータ転送は行いません。


▶ターゲットアボート

ターゲットアボートとは、「アクセスされた空間はたしかに自分の応答すべき空間ではあるが、そのアドレスにはアクセスしてほしくない、またはそのバスサイクルを処理できない」という場合に要求される処理です(図6)。


ターゲットアボートはアクセスを拒絶する意味で通知するので、非常にクリティカルな場合に発行すべきであると考えます。ターゲットアボートを検出したイニシエータは、同じバスサイクルを再度発生させてはなりません。また、コンフィグレーションレジスタ空間のステータスレジスタ内のターゲットアボート受信フラグを1にセットします。

なお、表2を見ると、ターゲットアボートはDEVSEL#とTRDY#がともにディアサート状態で、STOP#のみアサート状態と示されていますが、これはDEVSEL応答がなく、いきなりSTOP#がアサートされるという意味ではありません。あくまでDEVSEL応答があったうえで、DEVSEL#のディアサートと同時にSTOP#をアサートされた場合です。

〔図5〕ディスコネクトのタイミング



〔図6〕ターゲットアボートのタイミング




1.5 バスアービトレーションのしくみ

●バスアービタの動作


PCIバスでは、バスマスタデバイスからバスアービタに対して、バスの制御権を要求する信号としてREQ#が、逆にバスアービタからバスマスタデバイスに対して、バスの制御権を与える信号をGNT#として定義されています。

図7にバスの制御権とバスの動作を示します。電源投入直後、バス制御権がデバイスAからバスアービタへ要求されたとします(REQ#aアサート: 図7①)。バスアービタは三つのバスマスタからのリクエストを確認し、Aからのみバス制御権の要求があったことを認識します。そこでバスアービタはデバイスAにバスの制御権を与えます(GNT#aアサート: 図7②)。デバイスAはバスの制御権を取得したことを判定して、トランザクションを開始すると同時に、バスの制御権を取り下げます(REQ#aディアサート: 図7③)。デバイスAがバスを使っている間に、今度はデバイスBからバスの制御権が要求されました(REQ#bアサート: 図7④)。バスアービタはデバイスAに対してバスを明け渡すように指示する(GNT#aディアサート: 図7⑤)とともに、次のクロックでデバイスBに対してバスの制御権を与えます(GNT#bアサート: 図7⑥)。しかし、デバイスBはすぐにはバスを使えません。デバイスAがバスを使っているからです。バスアービタからバスの制御権を得ても、先にバスを使っているデバイスがバスを開放しないと、次のデバイスがバスを使うことはできません。バスが開放されたかどうかは、バスがアイドル状態(FRAME#とIRDY#が共に“H”レベル)になったかどうかで判定します。デバイスAがバスを開放してから、デバイス

〔図7〕バスの制御権とバスの動作



〔図8〕 PCI メモリ空間のマッピング仕様



B はバスを使うことができます(図7⑦)。

すると、今度はデバイス A とデバイス C が同時にバスの制御権を要求してきました(図7⑧)。しかし、デバイス A は先ほどバスを使ったばかりです。そこでバスアービタは、デバイス C に対してバスの制御権を与えます(図7⑨)。

● バスパークキング

バス制御権を同時に要求された場合でも、バスアービタは任意のアルゴリズムでバスの制御権を制御していきます。ここでもし、どのバスマスタデバイスからもバスの制御権が要求されなかった場合は、PCI バスはどのように動くのでしょうか。

PCI バスの規格では、AD バスや C/BE#, PAR 信号にはプルアップ信号を入れないように指示されています。よって、誰もバスを使わないとなると、そのままではバスがフローティング状態になり好ましくありません。

そこで、実際にはバスを使う必要はないが、バスをフローティング状態にさせないために、任意の値でバスをドライブしておくという操作を行います。このような動作をバスパーキングと呼びます。問題は、誰(どのバスマスタデバイス)にバスをドライブさせるかです。

バスパーキングをさせるデバイスを固定的に決めておくという方法もあるでしょう。たとえば、PCI バスを搭載したシステムで必ず存在するはずのホストブリッジ(2 段目以降の PCI バスの場合は上位 PCI バスへのブリッジデバイス)にバスパーキングをさせるのです。もう一つの代表的な方法は、直前までバスを使用していたデバイスに、バスパーキングさせる方法です。アービタとしては、他のデバイスからバスの制御権要求がなければ、そのデバイスの GNT# をアサートしたままにすればよいからです。一般的にはこの方法を採用しているバスアービタが多いようです。

2 PCI ホストコントローラの仕様

PCI バスの概要を説明したところで、本 PCI ホストコントロ

〔表3〕 PCI アドレス空間のアドレスマッピング

エリア	物理アドレス	論理アドレス (P2 領域)	名 称	容 量 (バイト)
0 ~ 3	0000_0000h ~	A000_0000h ~	メインメモリ	256M
4	1000_0000h ~	B000_0000h ~	PCI メモリ空間 ウィンドウ 0	16M
	1100_0000h ~	B100_0000h ~	PCI メモリ空間 ウィンドウ 1	16M
	1200_0000h ~	B200_0000h ~	PCI メモリ空間 ウィンドウ 2	16M
	1300_0000h ~	B300_0000h ~	PCI メモリ空間 ウィンドウ 3	16M
5	1400_0000h ~	B400_0000h ~	PCI メモリ空間 ウィンドウ 4	16M
	1500_0000h ~	B500_0000h ~	PCI メモリ空間 ウィンドウ 5	16M
	1600_0000h ~	B600_0000h ~	PCI メモリ空間 ウィンドウ 6	16M
	1700_0000h ~	B700_0000h ~	PCI メモリ空間 ウィンドウ 7	16M
6	1800_0000h ~	B800_0000h ~	SH-4 ブート用 フラッシュメモリ	16M
	1900_0000h ~	B900_0000h ~	(予約)	16M
	1A00_0000h ~	BA00_0000h ~	PCI I/O 空間 ウィンドウ	16M
	1B00_0000h ~ 1BFF_FFFFh	BB00_0000h ~ BBFF_FFFFh	PCI バス制御レジスタ空間ほか	16M

ーラの仕様について解説します。

● PCI バス空間のマッピング

PCI バスのメモリ空間と I/O 空間は 4G バイトのアドレス空間があります。I/O 空間は実質的に 64K バイトの空間しか使われていません。しかしメモリ空間は SH-4 の物理アドレスである 448M のサイズを超えているので、そのままではマッピングできません。そこで、PCI メモリ空間をマッピングするエリアとして、エリア 4 と 5 をさらに四つずつに分割し、それぞれベースアドレスを設定することで 4G バイト中の任意の 16M バイトをアクセスできるようにします。メモリウィンドウは 0 から 7 まで最大八つで、それぞれ連続したアドレスになるようベースアドレスを設定すれば、最大 128M バイトをリニアにアドレッシングできます(図8)。

PCI バスのメモリ空間が 4G バイトあるとはいえ、実際にはそのすべてにデバイスが実装されることはありません。128M バイトの空間があれば、よほど広いメモリ空間を使用するデバイスを使わないかぎり、一般的な使用でサイズが足りなくなることはないでしょう。

また PCI の I/O 空間やその他の制御レジスタ空間は、エリア 6 を使うことにします。表 3 に PCI バス空間のアドレスマッピングを、表 4 に PCI バス制御レジスタを示します。

● ホストコントローラに必須の機能

ターゲットデバイスやバスマスタデバイスと異なり、ホストコ

〔表4〕PCIバス制御レジスター一覧

オフセット	名 称
+000h	リビジョンID
+004h	PCIブリッジコントロール
+018h	コンフィグレーションアドレスレジスタ
+01Ch	コンフィグレーションデータレジスタ
+020h	割り込みレベルレジスタ
+024h	割り込みマスクレジスタ
+028h	割り込みステータスレジスタ
+040h	PCIメモリ空間ウィンドウ0ベースレジスタ
+044h	PCIメモリ空間ウィンドウ1ベースレジスタ
+048h	PCIメモリ空間ウィンドウ2ベースレジスタ
+04Ch	PCIメモリ空間ウィンドウ3ベースレジスタ
+050h	PCIメモリ空間ウィンドウ4ベースレジスタ
+054h	PCIメモリ空間ウィンドウ5ベースレジスタ
+058h	PCIメモリ空間ウィンドウ6ベースレジスタ
+05Ch	PCIメモリ空間ウィンドウ7ベースレジスタ
+07Ch	PCI I/O空間ベースレジスタ

ントローラには次の機能が必須となります。

- PCIバスクロック生成/リセット制御
- コンフィグレーションサイクル発生機能
- バスアービトレーション機能

PCIバスクロックやリセット信号の制御は、ホストが実装して各PCIデバイス/拡張スロットに供給します。今回のホストコントローラでは、PCIバスクロックは電源オンと同時に供給を開始し続けます。PCIリセットはホストCPUから制御可能なように、リセットコントロールレジスタを実装しました。

コンフィグレーションとは、PCIバスのプラグ&プレイシステムの要となるシステムで、各PCIデバイスがハードウェア資源の競合などを起こさないよう、それぞれリソースを割り当てる作業を呼びます。

具体的には、表1に示したコンフィグレーションサイクルを発生させることになりますが、コンフィグレーションサイクル時に、PCIデバイスを選択するのに、IDSELという信号を使います。

またバスアービトレーションは、FPGAの信号ピン数の関係

から小容量のCPLDを別途実装し、そこにバスアービタを実装しました。

● PCIバックプレーンとPICMG仕様

プロセッサボードはPCIのカードエッジコネクタを実装した、あくまで1枚のPCIボードです。このPCIバスにほかのPCIデバイスを接続するには、PCIバックプレーンが必要です。

ここでは市販されているPCIバックプレーンとして写真1に示すものを使用しました。このバックプレーンは5スロットあり、スロット0がプロセッサボード専用で、残りのスロット1〜4に合計4枚のPCIボードを実装することが可能です。

プロセッサスロットの信号ピンの配置は、通常のPCIボードと若干異なり、図9のようにクロックやバスアービトレーション信号がポイント-ポイントで配線されています。この信号ピンの配置はPICMG仕様で決まっているものです。クロックはまったく同じ信号ですが、各スロットへ位相を合わせたクロックを供給するために、クロックドライバから独立して出力するよう規定されています。

今回設計したプロセッサボードのPCIカードエッジは、通常のPCIボードとPICMG仕様の両方に対応可能です。写真1のバックプレーンでプロセッサスロットに差し込む場合には、PCIカードエッジをPICMG仕様します。

プロセッサスロットからスロット1にはREQA#/GNTA#/CLKA、スロット2にはREQB#/GNTB#/CLKBが、以降スロット4まで配線されています。さらにスロット1のIDSELにはAD[31]が、スロット2にはAD[30]がダンピング抵抗を介して配線されています。これはコンフィグレーションサイクル時にADバスに出力される信号と関係してきます。

● コンフィグレーションとIDSEL


オリジナルアーキテクチャなので、既存の概念にとらわれることはないのですが、新しい概念は理解するのに苦労します。後から次々追加/拡張されたような仕様は見ると耐えませんが、よく整理され練られた仕様なら、それをあえて替える必要もありません。

そこで今回のホストコントローラのコンフィグレーションサイクルまわりの仕様も、PC/AT互換機のレジスタ仕様にならうことにしました。


表4にあるコンフィグレーションアドレスレジスタのフォーマットを図10に示します。このレジスタにアクセス先のPCIデバイスのバス番号、デバイス番号、ファンクション番号、レジスタ番号をセットし、コンフィグレーションデータレジスタを読み書きすることで、PCIバス上にコンフィグレーションサイクルが発生します。

なお、コンフィグレーションアドレスレジスタの最上位ビットはコンフィグレーションサイクルイネーブルビットになっていて、このビットが“0”のときは、コンフィグレーションデータレジスタにアクセスしてもコンフィグレーションサイクルは発生しません。


〔写真1〕市販のPCIバックプレーン（インタフェース社製）




〔図9〕 プロセッサスロットと各スロットの信号の配線



〔図10〕 コンフィグレーションアドレスレジスタ



〔図11〕 コンフィグレーションサイクル時のアドレスフェーズのアドレス値(タイプ0)



バス番号0でコンフィグレーションサイクルが発生した場合のADバスのアドレスフェーズに出力される信号を図11に示します。ビット10～8はファンクション番号のデコードで、ビット7～2はレジスタの選択で試用します。

そして、アクセスするPCIデバイスのデバイス番号が31の場合はビット31が、デバイス番号が11のときはビット11が“1”になります。つまり指定されたデバイス番号に該当するビットのみが“1”になります。

これを図9と照らし合わせてみてください。スロット1に差し込んだPCIデバイスを選択するためには、ビット31に“1”が立つように、デバイス番号を31と指定すればよいことがわかります。

3 イニシエータのステートマシン


それでは、PCI ホストコントローラとしておもに使われる、イニシエータ機能の制御回路について説明します。

● シングル転送対応のイニシエータ

今回設計するイニシエータは、データ転送がシングル転送のみという、もっとも基本的なイニシエータを設計します。

図12に今回設計したイニシエータシーケンサのステートマシンの状態遷移図を示します。合計六つのステートで、バスアービトラションフェーズ、アドレスフェーズ、そしてデータフェーズを処理します。

〔図 12〕 イニシエータシーケンスの状態遷移図



〔リスト 1〕 M_BUS_IDLE ステート

```

when M_BUS_IDLE =>
    -- イニシエータシーケンス・アイドルステート
    if ( MASTER_EN = '1' and nSYNC_TS = '0' ) then
        -- バスマスタ有効で DMAC のバスサイクル開始
        -- 要求を確認したら
        MAS_ACTIVE <= pASSERT ;
        -- イニシエータスタート起動フラグのセット
        -- このフラグは一連のシーケンスが完了するまで
        -- セットしつづけられる

        -- バスリクエスト要求開始
        nREQ_Port <= nASSERT ;
        M_NEXT_STATE := M_Wait_nGNT ;
        -- REQ# をアサート
        -- GNT# アサート待ちステートに移行

    else
        M_NEXT_STATE := M_BUS_IDLE
    end if ;

```

実際のバストランザクションは、バスマスタデバイスに内蔵されているダイレクトメモリアクセスコントローラ(以下 DMAC) による DMAC の転送開始要求に対して、このバスマスタスタートマシンが応答することによって開始されます。

イニシエータシーケンスは転送開始要求によってバストランザクションを開始し、ターゲットデバイスからのターミネーション応答で完了します。ランザクションが完了すると、DMAC へ 1 ワードのデータ転送が終わったことを通知し、次の転送開始要求に備えます。

各ステートごとに処理内容を解説していきます。

● M_BUS_IDLE ステート

このステートでは、DMAC からの転送開始要求を待ち続けます(リスト 1)。また、PCI バス側からの RST# 信号アサートによるバスリセットが行われると、無条件にこのステートに初期化されます。

イニシエータのスタートマシンの動作開始条件には、コンフィグレーションレジスタ内に用意されているバスマスタイネーブルビットがセットされていることも重要です。このビットがセッ

トされていない間は、イニシエータシーケンスを起動してはなりません。

転送開始要求は、DMAC コントローラからの DMA_TS 信号のアサートか、またはこの信号をトリガにして一連のデータ転送が完了するまで開始要求を保持しつづけるストローブの同期信号 (SYNC_TS) が H レベルであることで認識します。

バスマスタイネーブルビットがセットされ、DMAC からの転送開始要求を認識すると、このステートではバスの制御権を要求するために REQ# 信号をアサートします。そしてバスアービタからの GNT# 信号アサートを待つために、M_Wait_nGNT ステートへ移行します。

また、シーケンス内にある MAS_ACTIVE 信号は、REQ# のアサートと同時にセットすることで、イニシエータシーケンスが M_BUS_IDLE ステート以外の動作状態にあることを示す信号として使います。

この信号はたとえば、ターゲットシーケンス内の DEVSEL# 応答の条件に入力して、同一デバイス内部でのバスサイクルを無視するような使い方も可能です。つまりバスマスタとしてア

〔リスト2〕 M_Wait_nGNT ステート

```

when M_Wait_nGNT =>
-- Bus grant request to PCI Bus arbiter.
if ( nGNT = '0' and nFRAME_I /= '0' and nIRDY_I /= '0' ) then -- and nSTOP /= '0' ) then
-- GNT# がアサートされていること
-- FRAME#/IRDY# がディアサート状態 (バスアイドル) で
-- あれば以下の論理を実行する

-- バスリクエスト要求終了
nREQ_Port <= nNEGATE ; -- REQ ディアサート

-- アドレスフェーズ開始
nFRAME_O <= nASSERT ; -- FRAME# アサート
FRAME_OEN <= pASSERT ; -- FRAME# ポートのドライブ開始

-- C/BE*[3:0] encode.
if ( DMA_RD = '1' ) then -- **** リードサイクルであれば **** --
nC_BE_Port <= PCI_MemReadCycle ; -- 0110 : メモリリードコマンドをセットする
else -- **** ライトサイクルであれば **** --
nC_BE_Port <= PCI_MemWriteCycle ; -- 0111 : メモリライトコマンドをセットする
end if ;
CBE_OEN <= pASSERT ; -- C/BE# ポートのドライブ開始

-- PCIAD access address output port encode.
PCIAD_O_Port (31 downto 2) <= DMA_AD (31 downto 2) ; -- AD バスにアクセス先アドレスをセット
PCIAD_O_Port (1 downto 0) <= "00" ; -- リニアアドレッシングモードのセット
PCIAD_OEN <= pASSERT ; -- AD ポートのドライブ開始
dPAR_O_OEN <= pASSERT ; -- PAR ポートのドライブ開始 (実際には1クロック遅れてドライブ)
M_NEXT_STATE := M_Wait_nDEVSEL ; -- DEVSEL# 応答待ちステートへ移行する

else
IRDY_OEN <= pNEGATE ; -- IRDY# ポートのドライブ終了 (リトライで戻ってきたときのため)
M_NEXT_STATE := M_Wait_nGNT ; -- バス制御件取得 & バスアイドルまで待つ
end if;

```

アクセスしようとしたアドレスが自分に割り当てられたアドレスだった場合には、DEVSEL# 応答しないようにするわけです。

● M_Wait_nGNT ステート

このステートは、バスの制御権を取得するまで待つステートです(リスト2)。先の M_BUS_IDLE ステートでアサートされたバス制御権要求信号である REQ# に対して、一般的にホストブリッジ内に実装されているバスアービタは、システムにインプリメントされているアービトレーションの手順に基づいて、バス制御権である GNT# 信号をアサートします。各バスマスタは、GNT# がアサートされたことを確認して、自分にバス制御権が与えられたことを判定できます。

しかしバスの制御権が取得できたとしても、すぐにトランザクションを開始できるわけではありません。アドレスフェーズを開始するには、バスがアイドル状態であることが必要です。バスアイドル状態とは、FRAME# が“H”、IRDY# が“H”という状態です。このステートではバス制御権の取得 (GNT# = “L”) とバスアイドル状態 (FRAME# = “H”, IRDY# = “H”) を同時に if 文で判定しています。

トランザクションの開始は、次のような処理が必要です。

- REQ# をディアサート
- FRAME# をアサートして信号ドライブ開始
- C/BE# にバスコマンドを出力し信号ドライブ開始
- AD バスにアドレスを出力し信号ドライブ開始

PCI バスのアドレス空間は 32 ビット長ですが、データバス幅が 32 ビットなので、アクセス先アドレスは 1 ワード/4 バイト単

位となり、AD[31:02] の 30 ビット分にアクセス先アドレスをセットします。下位の AD[01:00] の 2 ビットには 00 をセットします。下位 2 ビットのこの値は、バースト転送時にリニアアドレッシングモードとして用いられます。今回設計するイニシエータはメモリリード/ライトトランザクションかつシングル転送専用なのですが、一般的にメモリサイクル時の下位 2 ビットは 00 にします。

これらの処理を行った後、ターゲットデバイスからの DEVSEL# 応答を待つ M_WAIT_nDEVSEL ステートに移行します。

● M_Wait_nDEVSEL ステート

このステートは、ターゲットデバイスからの DEVSEL# 応答を待つステートです(リスト3)。

このステートに移行して真っ先に行わなければならない処理は、アドレスフェーズからデータフェーズへの切り替えです。処理内容を次に示します。

- FRAME# をディアサートする (シングル転送)
- AD バスは、リードサイクルであればイニシエータが入力デバイスとなるため AD バスを入力に切り替える。ライトサイクルあれば出力デバイスとして継続して AD バスをドライブし、書き込みデータを出力する
- C/BE# にバイトイネーブル信号を出力する
- IRDY# をアサートしてドライブ開始

これらの処理を行った後、ターゲットデバイスからの DEVSEL# 応答待ち状態になります。

〔リスト3〕 M_Wait_nDEVSEL ステート

```
-- ***** Wait nDEVSEL will be asserted ***** --

when M_Wait_nDEVSEL =>

    nREQ_Port <= nNEGATE ;                -- REQ# ディアサート
    nFRAME_O <= nASSERT ;                -- FRAME# ディアサート
    IRDY_OEN <= pASSERT ;                -- IRDY# ドライブ開始

    if ( DMA_RD = '1' ) then              -- リードサイクルの場合の処理
        PCIAD_OEN <= pNEGATE ;            -- AD バスのドライブ終了
        dPAR_O_OEN <= pNEGATE ;            -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
        nC_BE_Port <= "0000" ;            -- バイトイネーブルは全てアサート、32ビット長
    else
        PCIAD_O_Port <= DMA_DI ;          -- ライトバスサイクルの場合の処理
        nC_BE_Port <= nDMA_BE ;           -- AD ポートの DMAC からの書き込みデータをセットする
    end if ;                               -- ライトのときは DMA_BE* でバイト単位のイネーブルを行う

    -- DEVSEL# 応答のタイムアウトチェック
    if ( BusErr_Cnt = TimeOut ) then       -- もし DEVSEL# 応答がなかった場合には・・・ ← 1
        BusErr_Cnt := ( others => '0' ) ;  -- DEVSEL# 未応答チェックカウンタのクリア
        Receive_MA <= '1' ;              -- マスタアポート受信フラグのセット開始
        AERR <= '1' ;                    -- アドレスフェーズ中のエラーがあったことを通知する
        nDMA_TA_Port <= '0' ;             -- あわせて、DMAC ヘッダー完了通知を行う
        M_NEXT_STATE := M_Master_Abort ;  -- マスタアポート処理ステートへ移行

    elsif ( nDEVSEL = '0' ) then           -- DEVSEL# 応答を認識したら.....
        BusErr_Cnt := ( others => '0' ) ;  -- DEVSEL# 未応答チェックカウンタのクリア
        if ( nTRDY = '0' ) then           -- 同時に TRDY#: ターゲットレディを認識した場合

            -- ***** ノーマルターミネーション時 ***** --
            if ( DMA_RD = '1' ) then
                DMA_DO <= PCIAD_I ;        -- もしリードサイクルなら AD 値を取り込む
            end if ;

            nDMA_TA_Port <= '0' ;           -- DMAC に転送終了通知を発行
            PCIAD_OEN <= nNEGATE ;          -- AD ポートのドライブ終了
            CBE_OEN <= nNEGATE ;            -- C/BE# ポートのドライブ終了
            dPAR_O_OEN <= pNEGATE ;          -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
            FRAME_OEN <= nNEGATE ;          -- FRAME# ポートのドライブ終了
            nIRDY_O <= nNEGATE ;            -- IRDY# のディアサート
            M_NEXT_STATE := M_ACC_COMPLETE ; -- アクセス終了ステートへ移行

        else
            -- ***** リトライターミネーション時 ***** --
            if ( nSTOP = '0' ) then
                nREQ_Port <= nASSERT ;      -- REQ# アサート、バスリクエスト要求開始
                PCIAD_OEN <= nNEGATE ;      -- AD ポートのドライブ終了
                CBE_OEN <= nNEGATE ;        -- C/BE# ポートのドライブ終了
                dPAR_O_OEN <= pNEGATE ;      -- PAR ポートのドライブ終了 (実際には1クロック遅れてドライブ)
                FRAME_OEN <= nNEGATE ;      -- FRAME# ポートのドライブ終了
                nIRDY_O <= nNEGATE ;        -- IRDY# のディアサート
                M_NEXT_STATE := M_Wait_nGNT ; -- GNT# アサート待ちステートへ移行

            else
                -- ***** ターゲットレディ待ち ***** --
                M_NEXT_STATE := M_Wait_nTRDY ; -- TRDY# が来ない場合は
                -- TRDY# アサート待ちステートへ移行

            end if ;
        end if ;
    end if ;

    else
        -- このステートに来た最初の1クロックは必ずここを実行する
        nIRDY_O <= nASSERT ;                -- IRDY# アサート
        BusErr_Cnt := BusErr_Cnt + 1 ;      -- DEVSEL# 応答が無ければタイムアウトカウントを継続する
        M_NEXT_STATE := M_Wait_nDEVSEL ;    -- DEVSEL# 応答があるまで待つ
    end if ;
```

▶ マスタアポート

この次からが、さまざまなターゲットデバイスを想定した処理が必要になります。たとえばアクセスしたアドレスが、必ずしもデバイスの存在するアドレスとはかぎりません。つまり、必ず DEVSEL# 応答が返ってくるとはかぎらないわけです。場合によってはデバイス末実装領域へのアクセスした場合も考えられるため、DEVSEL# 応答待ちのタイマを起動します。

リスト3の④がその部分であり、ここでタイムアウトチェック

を行います。PCI バスクロックで4クロックを経過したにもかかわらず DEVSEL# 応答がなければ、アクセス先のアドレスはデバイス末実装領域であるとして、コンフィグレーションレジスタのステータスレジスタ内に、マスタアポート通知フラグ用をセットする信号である Receive_MA 信号をセットします。そして M_Master_Abort ステートへ移行します。

高速応答デバイスのターミネーション

また、非常に高速なターゲットの場合は、DEVSEL# 応答と

〔リスト4〕 M_Wait_nTRDY ステート

```

when M Wait nTRDY =>

  if ( nTRDY = '0' ) then
    if ( DMA RD = '1' ) then
      DMA DO    <= PCIAD I ;
    end if ;
    nDMA TA Port <= '0';
    PCIAD OEN    <= nNEGATE ;
    CBE OEN      <= nNEGATE ;
    dPAR O OEN   <= pNEGATE ;
    FRAME OEN    <= nNEGATE ;
    nIRDY O      <= nNEGATE ;
    M NEXT STATE := M ACC COMPLETE ;

    -- TRDY#のアサートを確認したら以下の処理を行う。
    -- もしリードサイクルならAD値を取り込む
    -- DMACに転送終了通知を発行
    -- ADポートのドライブ終了
    -- C/BE#ポートのドライブ終了
    -- PARポートのドライブ終了（実際には1クロック遅れてドライブ）
    -- FRAME#ポートのドライブ終了
    -- IRDY#のディアサート
    -- アクセス終了ステートへ移行

  elsif ( nSTOP = '0' ) then
    -- **** なんらかのアバート処理を受信!! **** --

    -- ターゲットアバート&リトライ共通のターミネーション処理
    PCIAD OEN    <= nNEGATE ;
    CBE OEN      <= nNEGATE ;
    dPAR O OEN   <= pNEGATE ;
    FRAME OEN    <= nNEGATE ;
    nIRDY O      <= nNEGATE ;

    -- ADポートのドライブ終了
    -- C/BE#ポートのドライブ終了
    -- PARポートのドライブ終了（実際には1クロック遅れてドライブ）
    -- FRAME#ポートのドライブ終了
    -- IRDY#のディアサート

    if ( nDEVSEL = '1' ) then
      Receive TA  <= '0';
      DERR        <= '1';
      nDMA TA Port <= '0';
      M NEXT STATE := M ACC COMPLETE ;

      -- **** ターゲットアバートを受信した時 **** --
      -- ターゲットアバート受信フラグのセット開始
      -- データフェーズ中のエラーがあったことを通知する
      -- あわせて、DMACへデータ完了通知を行う
      -- アクセス終了ステートへ移行

    else
      -- **** リトライを受信した場合の処理 ****
      nREQ Port    <= nASSERT ;
      M NEXT STATE := M Wait nGNT ;

      -- REQ#アサート、バスの再試行開始
      -- GNT#アサート待ちステートへ移行
      -- 注)
      -- リトライシーケンスなので、DMAC側へ
      -- DMA TA* : 転送終了通知は出さない。

    end if ;

  else
    M NEXT STATE := M Wait nTRDY
  end if ;

```

同時に TRDY# をアサートしてくるデバイスも考えられます。また、STOP# をアサートしてトランザクションを打ち切ってくるかもしれません。これらターゲット側の要因でトランザクションを終了するターゲットイニシエテッドターミネーション処理も同時に確認します。

具体的には、DEVSEL# 応答を認識すると同時に TRDY# と STOP# の両信号を確認し、以下のような処理を行います。

TRDY# がアサートされていれば、DEVSEL# 応答と同時にデータ転送も完了したとして、DMA_TA を L にアサートして DMAC に転送完了通知を出します。また、リードサイクルであれば、AD バスの値を DMAC 側データ出力バスに取り込みます。そしてアクセス完了処理ステートである M_ACC_COMPLETE ステートに移行します。なおこのとき、STOP# がアサートされていてもそれを無視します。今回のイニシエータはシングル転送のみサポートするので、TRDY# と STOP# の両方がアサートされてもディスコネクトとして認識しません。

▶ リトライ処理

TRDY# が 'H' で STOP# が 'L' であればリトライ要求であると判断して、リトライターミネーション処理を行います。まず、即座に次のバス制御権を要求するために REQ# をアサートします。また、アサートしていた IRDY# をディアサートします。AD バス、C/BE# のバスドライブも終了します。FRAME# はすで

にディアサート状態なので、ここで信号のドライブを終了しても問題ありません。しかし IRDY# はアサート状態です。この信号もサステインドライステート処理が必要なので、このステートでハイインピーダンスにするわけにはいきません。ディアサート状態にして、バスアービタによる GNT# アサートを待つための M_Wait_nGNT ステートに移行します。リトライ時の IRDY# のドライブ終了処理は、M_Wait_nGNT 内で行っています。

▶ ごく一般的なターゲットデバイスの場合

TRDY# が 'H'、STOP# が 'H' であれば、DEVSEL# 応答があってから数クロック後に TRDY# がアサートされる、ごく一般的な動作をするターゲットデバイスであると考えられます。ターゲットのデータ転送の準備が整う、つまり TRDY# がアサートされるまで待つ M_Wait_nTRDY ステートに移行します。

● M_Wait_nTRDY ステート

ターゲットのデータ転送の準備が整うまで待つステートです (リスト4)。

ターゲットイニシエテッドターミネーションには4種類があります。すなわち通常の転送完了、リトライ、ディスコネクト、そしてターゲットアバートです。今回設計するイニシエータはシングル転送しか対応していないので、このうちのディスコネクト動作については考慮する必要はありません。また、通常の転送完了では STOP# はアサートされません。

▶転送完了

TRDY# がアサートされれば通常のターミネーション処理を行います。リードサイクルであればADバスのデータを取り込み、DMACに転送完了通知を出します。またIRDY#をディアサートし、FRAME#やADバス、C/BE#のドライブを終了し、アクセス完了処理ステートであるM_ACC_COMPLETEステートに移行します。また、ここでもTRDY#と同時にSTOP#がアサートされていた場合、それを無視してかまいません。

▶ターゲットアポート

TRDY# がディアサート状態で、STOP# がアサートされた場合、リトライもしくはターゲットアポート処理が必要です。まず共通のターミネーション処理として、FRAME#やADバス、C/BE#のドライブを終了し、IRDY#をディアサートします。

さらにDEVSEL# がディアサートされていた場合は、ターゲットアポートと判定します。イニシエータがターゲットアポートを検出すると、次のような処理を行います。

- ターミナルアポート受信フラグセット用信号(Receive_TA)をセットする
- IRDY#をディアサートする
- FRAME#やADバス、C/BE#のドライブを終了する
- DMA_TAをアサートしてDMACヘデータ転送が終了したことを通知する
- DMACヘデータフェーズ中にエラーが発生したことを示すDERRフラグセット用信号をアサートする

これらの処理を行った後に、トランザクション完了ステートであるM_ACC_COMPLETEステートへ移行します。

このターゲットアポートは、ターゲット側は必ず直前にDEVSEL# 応答をした後に発生します。よってM_Wait_nDEVSELステートでは判定できません。DEVSEL# 応答なしで、いきなりSTOP# だけがアサートされることはありません。

▶リトライ

DEVSEL# とSTOP# がアサート状態で、IRDY# がディアサート状態の場合は、リトライと判定します。

リトライの場合は再度同じバスコマンドとアドレスでトランザクションを再実行しなければなりません。よってリトライを検出したときは、即座にバスの制御権を要求して再度同じトランザクションを処理します。しかしターゲットアポートは同じトランザクションを再度実行してはなりません。ターゲットアポートが発生したことを示しエラーフラグを立てて、すみやかにターミネーション処理に入ります。

●M_Master_Abort ステート

M_Wait_nDEVSELステートで、4クロックが経過してもDEVSEL# 応答がなかった場合に遷移してくるステートです(リスト5)。

イニシエータの制御するFRAME#やIRDY#には、その制御に基本的なルールがあります。両方の信号を同時にアサートしたりディアサートしてはいけません。また、FRAME#を一度アサートしたら、IRDY#をアサートせずにFRAME#をディアサートしてはいけません。

ここで、たとえばFRAME#が“L”、IRDY#が“H”の状態でもスタアポートを検出しても、IRDY#をアサートしないままFRAME#だけをディアサートしてトランザクションを終了することはできません。この場合はダミーでも一度IRDY#をアサートして、次のクロックでディアサートします。

今回設計したステートマシンは、M_WAIT_nDEVSELステートに入って最初にIRDY#をアサートしているので、ダミーとしてIRDY#をアサートする必要はありません。スタアポートを検出したら、このステートでIRDY#をディアサートし、FRAME#やADバス、C/BE#のドライブを終了します。さらにIRDY#のドライブ終了は、次のステートであるM_ACC

[リスト5] M_Master_Abort ステート

```
when M Master Abort =>
    PCIAID_OEN    <= nNEGATE ;      -- ADポートのドライブ終了
    CBE_OEN       <= nNEGATE ;      -- C/BE#ポートのドライブ終了
    dPAR_O_OEN    <= pNEGATE ;      -- PARポートのドライブ終了(実際には1クロック遅れてドライブ)
    FRAME_OEN     <= nNEGATE ;      -- FRAME#ポートのドライブ終了
    nIRDY_O       <= nNEGATE ;      -- IRDY#のディアサート
    -- 最低1クロック以上のIRDY#アサートが存在したことになる。
    -- アクセス終了ステートへ移行
    M_NEXT_STATE := M_ACC_COMPLETE ;
```

[リスト6] M_ACC_COMPLETE ステート

```
when M ACC COMPLETE =>
    if(nSYNC_TS='1')then
        PCIAID_O_Port <= ( others => '0' );  -- ADポートのF/Fクリア
        IRDY_OEN      <= nNEGATE ;          -- IRDY#ポートのドライブ終了
        nDMA_TA_Port  <= '1' ;              -- DMACへのデータ転送完了通知アクノレッジフラグのクリア
        MAS_ACTIVE    <= '0' ;              -- イニシエータステート起動フラグのクリア
        AERR          <= pNEGATE ;          -- アドレスフェーズエラー発生通知フラグのクリア
        DERR          <= pNEGATE ;          -- データフェーズエラー発生通知フラグのクリア
        Receive_MA    <= pNEGATE ;          -- マスタアポート受信フラグセット信号のクリア
        Receive_TA    <= pNEGATE ;          -- ターゲットアポート受信フラグセット信号のクリア
        M_NEXT_STATE := M_BUS_IDLE ;
    end if;
```


_COMPLETE ステートで行います。

● M_ACC_COMPLETE ステート

すべてのイニシエータランザクションの最後の処理を行うステートです(リスト5)。このステートでは、次のような処理を行います。

- 出力側 AD ポートのフリップフロップをゼロにクリア
- IRDY# の信号ドライブ終了

また、DMAC 側やエラーが発生した場合のステータスフラグセット用トリガの信号系も次のように処理します。

- DMAC 側への転送完了通知フラグ(nDMA_TA_Port)のリセット
- マスタ機能アクティブフラグ(MAS_ACTIVE)のリセット
- AERR(アドレスフェーズ中にエラーが発生)や DERR(データフェーズ中にエラーが発生)の二つの DMAC へのエラー状況通知フラグのリセット
- コンフィグレーションレジスタ内のマスタアポート受信フラグのセット信号(Receive_MA)をゼロに戻す
- コンフィグレーションレジスタ内のターゲットアポート受信フラグのセット信号(Receive_TA)をゼロに戻す

このように、ここまで発行していた出力イネーブル信号やフラグセット系の信号を、DMAC からのデータ転送要求待ち状態にまで戻す操作を行っています。

● パリティ信号の制御

パリティ信号に関係する PAR 信号(dPAR_O_OEN)の出力イネーブル信号も本ステート内でクリアしております。

この信号は FRAME # や IRDY# などの信号よりも 1 クロック遅れてディアサートされるように、この信号を 1 段のシフトレジスタに入れたものを PAR 信号の出力イネーブルとして利用しています。

これにより、ターゲットデバイスへのライトサイクルにおけるデータフェーズ中の PAR は FRAME#/IRDY# ディアサート後 1 クロック遅れるところまでバス上に存在することになります。すでにご承知のとおり、PAR 信号は AD や C/BE# 信号と同じくトライステート信号ですから TRDY# 認識の 2 クロック後にハイインピーダンスに移行しても動作上、ならびに規格上は問題ありません。

これらの処理を行った後はリセットアサート直後の M_BUS_IDLE ステートに復帰し、次のダイレクトメモリアクセスコントローラからのデータ転送要求待ち状態に戻ります。

4 ターゲットステートマシンとバスアービタ

● ホストコントローラのターゲット機能

ホストコントローラはイニシエータ機能だけで、ターゲットの機能がいないというわけではありません。バスマスタデバイスがホストのメインメモリに対してバスマスタ転送するという場合は、ホストコントローラがターゲットの立場となります。

今回のシステムの場合、メインメモリは第 2 章で解説した SDRAM が該当します。SDRAM は SH-4 がメインメモリとしてもアクセスしているので、ターゲットとして応答したときに SH-4 が SDRAM をアクセスしていた場合は、SH-4 のアクセスが終了するまで待たなければなりません。

なお、ターゲットステートマシンについては誌面の都合で省略します。

● バスアービタ

すでに説明したように、今回は別チップとして外付けにバスアービタを CPLD で実装しています。

バスアービタには、複数のバスマスタデバイスからのバスの使用権要求を受け付け、その時々に応じて要求がきたバスマスタデバイスへバスの制御権を許可するものです。複数のバスマスタから同時にバスの制御権要求がくくともあります。そのときにどのような手順で許可を与えるのかという方法については、PCI バスのスペックでは明確に規定されていません。しかし、特定のバスマスタのみがバスを使い続けることがないよう、順次リクエストに答えるように循環してバス制御権を与えることが推奨されています。

このバスアービタレーション方法をラウンドロビン方式といい、ラウンドロビン方式のバスアービタをラウンドロビン型バスアービタと呼びます。今回のシステムでも、この方式を採用しました。

5 PCI バス割り込みコントローラ

● INTA# ~ INTD# の PCI デバイス割り込み

PCI バスには INTA# ~ INTD# の 4 本の割り込み信号線があります。PCI バスの割り込みは、レベル出力のため、割り込み線を複数のデバイスが共有することが可能です。つまり、割り込みプログラムは共有可能なように作成する必要があります。

PCI バスの INTA# ~ INTD# をどのようにホスト CPU に通知するかという点ですが、今回はこの 4 本の割り込みを 1 本にまとめて出力し、INTA# ~ INTD# のどのラインが割り込みを出力しているかをステータスレジスタで取得できるようにしました。この割り込みを PCI デバイス割り込みと呼ぶことにします。

● アポートエラー

イニシエータステートマシンのところで説明しましたが、マスタがアクセスしたアドレスにデバイスが存在しなかった場合は、マスタアポートで終了します。また、そのアドレスにデバイスは存在したが、何らかの理由でアクセスを拒否された場合はターゲットアポートで終了します。

リトライやディスコネクトが発生した場合は、イニシエータシーケンサは再度ランザクションを開始するよう設計しましたが、マスタアポートやターゲットアポートが発生した場合はエラーとみなし、イニシエータシーケンサは、その時点でバスアクセスを終了します。

〔リスト7〕作成したPCI BIOSのヘッダファイル

```

/*****
PCI BIOS
*****/
#define PCI BIOSVer 0x0200 /* PCI BIOS バージョン Ver 2.00 */

#define PCI IoTopAdr 0xFD00 /* PCI I/O空間 64K-768 */
#define PCI MemTopAdr 0xB8000000 /* PCI 通常メモリ空間 */
#define PCI PreTopAdr 0xB4000000 /* PCI プリフェッチメモリ空間 */

#define PCI ISABridg 1 /* ISA バスブリッジの存在を考慮する場合は 1 */
#define PCI PERREn 1 /* パリティエラーをチェックする場合は 1 */
#define PCI SERREn 1 /* システムエラーをチェックする場合は 1 */
#define PCI LatencyTimer 0x40 /* レイテンシタイマ 40h デフォルト */

#define PCI CacheLineSize 8 /* キャッシュラインサイズ 8ワード デフォルト */

/* PCI BIOS 諸情報取得データ構造 */
struct PCIBIOS INFO {
    int BIOSVer; /* PCI BIOS バージョン */
    unsigned char MaxBusNo; /* 最大バス番号 */
};

/* PCI デバイス割り込み (INTAライン~INTDライン) マスクビット位置生成マクロ */
#define PCI IntLineBit(PCI IntLine) 1<<(PCI IntLine-1)

/* PCI BIOS バージョン & 最大バス番号取得
引き数
*Info PCI BIOS 諸情報取得データ構造格納バッファアドレス
*/
void PCIBIOS GetInfo(struct PCIBIOS INFO *Info);

/* PCI BIOS コンフィグレーションレジスタリード
引き数
PCI BusNo バス番号
PCI DevNo デバイス番号
PCI FuncNo ファンクション番号
PCI RegAdr コンフィグレーションレジスタ番号
戻り値
レジスタ読み出しデータ
*/
#define PCIBIOS CfgByteRead PCIBridge CfgByteRead
#define PCIBIOS CfgWordRead PCIBridge CfgWordRead
#define PCIBIOS CfgLongRead PCIBridge CfgLongRead

～以下省略～

```

これらアボート状態はアクセスエラーとして、ホスト CPU に割り込みで通知できると、より信頼性の高いシステムを構築できます。

● パリティエラー/システムエラー

さらに PCI バスには、データ転送時のパリティエラーを示す PERR# があります。またアドレスフェーズ時のアドレスパリティエラーをシステムエラーと呼び、SERR# という信号もあります。

これらのエラー信号を検出した場合にも、ホスト CPU に対して割り込みを出力できる構造にしました。

今回はこれらアボート系のエラーとパリティ系のエラーを1本にまとめて、PCI コントロール割り込みと呼ぶことにします。

● 2レベルの割り込み出力

PCI デバイス割り込みと PCI コントロール割り込みをそれぞれホスト CPU に出力するわけですが、第1章で説明したように、SH-4 の割り込み入力には 15 レベルの優先順位付き割り込みが使えます。そこで優先順位に差をつけてホストに出力することにします。

それぞれの割り込み要因に対して独立してレベルを設定できるような設計でもよいのですが、PCI デバイス割り込みより PCI コントロール割り込みのほうが緊急度が高いと判断し、次のような構造にしました。SH-4 の IRL は 4 本ありますが、IRL レベル設定レジスタはビット 3～1 までの 3 ビットを実装し、PCI デバイス割り込みが発生した場合はビット 0 を“1”にして、PCI コントロール割り込みが発生した場合はビット 0 を“0”にして出力することで、PCI コントロール割り込みが設定されたレベルより一つだけ高いレベルで出力されるようにしました (IRL 信号は負論理なのでレベル 15 はオール“L”になる)。

6 PCI BIOS

● PC/AT 互換機の PCI BIOS に準拠

最後に、ここで設計した PCI ホストコントローラ用に作成し

た PCI BIOS について説明します。リスト7に PCI BIOS のヘッダファイルを示します。コンフィグレーションサイクルを制御するレジスタが PC/AT 互換機のレジスタに準拠したものであるため、PCI BIOS のエントリもそれに準拠したスタイルになっています。

PCI BIOS に必要な機能は大きく分けて三つあります。もっとも頻繁に使うであろう、PCI バス番号/デバイス番号/ファンクション番号/レジスタアドレスを使った PCI コンフィグレーションレジスタ空間へのアクセス機能、そしてベンダ ID やデバイス ID、もしくはクラスコードによる PCI デバイス検索機能、そしてもっとも重要かつ難しいのは、各 PCI デバイスに対してコンフリクトなくリソースを割り当てていく初期化機能です。

今回作成した PCI BIOS は PCI-PCI ブリッジにも対応し、ブリッジの下も次々検索して PCI バスツリー全体を初期化します。また、ISA バスブリッジにも対応し、レガシー I/O が存在する可能性のある I/O アドレスは使用しないという設定も可能です。なお、PC/AT 互換機用の VGA ビデオカードを VGA で使用するつもりはないので、VGA パレットスヌープなどの機能は初期化していません。

バスマスタデバイスに対しては、すべてレイテンシタイマを 40h、キャッシュラインサイズを 8 ワードに固定で割り当てています。

参考文献

- 1) TECH I Vol.3『PCI デバイス設計入門』, CQ 出版(株)
- 2) OPENDESIGN No.7『PCI バスの詳細と応用へのステップ』, CQ 出版(株)
- 3) 『PCI ハードウェアとソフトウェア』第4版, インフォクリエイツ

いくら・まさみ 来栖川電工有限会社

グラフィックスボードの 設計/製作

井倉将実

パソコンと呼ぶからには画面表示も必須だろう。まず、640×480ドットのVGAがどのようなタイミングで画面を表示しているかを解説する。そして、ビデオメモリの設計法から垂直同期/水平同期信号の作成、SDRAMのバースト転送を活用したピクセルデータの読み出し制御などについて解説する。さらに、ピクセルレートとバスの帯域についても考察する。

(編集部)

はじめに

● PC/AT用のVGAカードは使えない？

今回のシステムはPCIバスを装備しているので、手っ取り早く画像表示を行いたければ、PC/ATのビデオカードを使えばいいという意見も出てきそうです。しかしPC/AT用のVGAカードは、非PC/ATプラットフォーム上ではそう簡単には使うことができません。

ATアーキテクチャでは、VGAとはあくまで拡張ボードの一種であり、電源投入時はVGA互換レジスタさえもI/O空間にマッピングされていません。VGA互換レジスタをI/O空間にマッピングするには、VGAコントローラの種類によりその初期化方法が異なります。

PC/AT互換機でカードを差し込むだけで画面が表示されるのは、VGAカードにVGA BIOSが搭載されており、VGA BIOS内でそのVGAコントローラに合わせた初期化が行われるからです。よって、VGA BIOSを実行できない非PC/ATプラットフォームでは、その初期化を自前で実行しなければならず、汎用的

な初期化ルーチンを実現しにくいという事情があるのです。

筆者のところでもこの問題に直面し、一時は「8086エミュレータを作って初期化ルーチンだけ実行するか!」という話も出たほどです。

さらに、2Dアクセラレーションはもちろん、最新の3Dアクセラレーション機能を活用するには、コントローラに対して専用のアクセラレーションコマンドなどを発行しなければなりません。これらの仕様が一般には公開されていません。

そして、今回のシステムで採用しなかったもっとも大きな理由は、「アーキテクチャが美しくない」という、その一言につきまします。


● 組み込み分野でも画像表示の要求が高まる

CPUボードにSDRAMやPCIコントローラをつけたワンボードマイコンの形態のものは、非常に多くの種類が販売されています。SH-4だけに限定した場合でも、本誌を見れば数社程度の広告を見つけることができます。これらのCPUボードは、シリアルポートやEthernetが実装されている場合がほとんどで、画像表示が可能なものはあまりありません。

今後は組み込み機器にも高度なGUIが求められるようになると思われるので、画像表示機能の要求は、今後ますます高まってくると予想されます。

本章ではビデオ表示の基礎知識と、FPGAによる640×480ドットのVGAフレームバッファコントローラの設計方法について解説します。写真1に、設計したグラフィックスボードの外観を示します。

〔写真1〕VGA/32ビットフルカラー対応グラフィックスボードの外観



1 画面表示の基礎

最近ではDVI端子と呼ばれる、グラフィックスボードとディスプレイの間をデジタル信号で伝送する新しいインターフェースも登場していますが、ここではもっとも一般的な、アナログRGBでの画面表示について解説します。

● 画面表示の原理

CRT や液晶ディスプレイなど、現在一般的に使われている画像表示装置は、ラスタスキャンと呼ばれる表示方式を採用しています。

ラスタスキャン方式とは、ディスプレイの左上を始点として、右方向に走査線を走らせ、右端まで走査が完了したら左端の1段低い位置に戻り、再度右端に向かって走査して、これを繰り返し右下まで行います。右下に着いたらまた左上にもどり、以降この操作を延々と繰り返します。

CRT ディスプレイの場合、この走査中に、画面上に並ぶ赤(R)、緑(G)、青(B)の蛍光体を発光させ、光の三原色で色を表示させていくわけです。これを高速に繰り返すことで、人間の目には水平/垂直方向に広がる1枚の絵が表示されているように見えるのです(図1)。

よって、ディスプレイへの信号として、基本的には水平/垂直同期信号とRGBの映像信号が必要であることがわかります。

● 水平同期信号と垂直同期信号

画面を左上から右下まで走査しつつ画素を描画するには、CRT側はどのタイミングで左端から右端に移動すればいいのか、また右下から左上に復帰すればいいのかを知らねばなりません。

このタイミングを知らせるための信号が、水平同期信号と垂直同期信号です。また、垂直同期信号は右下から左上に帰ることを指示するので、垂直帰線信号、または垂直帰線同期信号と呼ぶ場合もあります。さらに水平同期信号はHSYNC、垂直同期信号はVSYNCと呼ぶ場合もあります。HSYNC/VSYNCはともにTTL-5Vレベルの信号です。

HSYNCが“L”レベルの期間は、走査線は画面左端に移動します。そして“L”から“H”レベルになると左端から右方向へ走査を

開始します。そして横方向表示画素数分のある一定時間が経過したところで再度“L”レベルになるので、走査線を左端に戻して次のラインの走査を開始します。

HSYNC信号が“H”になっている期間は、画素表示を行う期間になります。この期間の間に、画素データをディスプレイ側に出力して画面上に画素の点を、そしてそれが走査されることで横一列につながった線が表示されます。

VSYNC信号も同様に、この信号が“L”レベルであると走査線は最上段に移り、“H”レベルになってから垂直方向にHSYNCの回数をカウントするようにします。そして表示ライン数分だけの時間が経過したところで“L”レベルになるので、走査線はまた最上段に移動します。


このように、HSYNCとVSYNCの組み合わせで画面は表示され、基本的にはHSYNCとVSYNCの両信号が“H”レベルの矩形領域が「絵が表示される画面」となるのです。また、1秒間に何回画面表示が行われるかをリフレッシュレートと呼び、フレーム/秒(以下fps)という単位で表します。

● ブランク処理

たとえばCRTで、画面の上下や左右の端いっぱいまで画面を表示させると、端の表示が歪んで表示される場合があると思います。図1で走査線が右から左に戻る瞬間(矢印が曲がる部分)は、どうしても表示が安定しません。そこで走査の初めと終わりに、走査が安定するまで少し余裕をもたせます。これをブランク処理と呼びます。

さらに走査線が下から上に戻るときは、水平方向以上に表示が安定しません。よってVSYNCの最初と最後には、1ラインまるごと表示させずに水平走査のみ行うブランク処理を数ライン分入れます。

〔図1〕 ラスタスキャンによる画面表示の原理



〔表1〕 各解像度/リフレッシュレートでの各表示タイミング

画面解像度	ドット	640 × 480	640 × 480	800 × 600	800 × 600	1024 × 768	1024 × 768	1280 × 1024	1280 × 1024	1600 × 1200	1600 × 1200
通称解像度	—	VGA	VGA	SVGA	SVGA	XGA	XGA	SXGA	SXGA	UXGA	UXGA
リフレッシュレート	fps	60	75	60	75	60	75	60	75	60	75
ピクセルクロック	MHz	23.856	30.722	28.216	48.906	64.109	81.804	108.883	138.542	160.963	205.993
水平同期周波数	kHz	29.820	37.650	37.320	47.025	47.700	60.150	63.600	80.175	74.520	93.975
水平同期間隔	Pixel	800	816	1024	1040	1344	1360	1712	1728	2160	2192
水平フロントポーチ幅①	× 8pixel	2	3	4	5	7	7	10	11	13	15
水平表示期間幅②	× 8pixel	80	80	100	100	128	128	160	160	200	200
水平バックポーチ幅③	× 8pixel	10	11	14	15	20	21	27	28	35	37
水平同期パルス幅④	× 8pixel	8	8	10	10	13	14	17	17	22	22
垂直同期帰線間隔	HSYNC-Line	497	502	622	627	795	802	1060	1069	1242	1253
垂直フロントポート幅⑤	HSYNC-Line	1	1	1	1	1	1	1	1	1	1
垂直表示期間幅⑥	HSYNC-Line	480	480	600	600	768	768	1024	1024	1200	1200
垂直バックポーチ幅⑦	HSYNC-Line	13	18	18	23	23	30	32	41	38	49
垂直同期帰線パルス幅⑧	HSYNC-Line	3	3	3	3	3	3	3	3	3	3

これらのブランク信号の制御で、HSYNC/VSYNCの各信号が“L”から“H”レベルに変化するタイミングでアサートするブランク信号期間をフロントポーチ、そして後半の“H”から“L”に変化するタイミングでアサートするブランク信号期間をバックポーチと呼びます。

ブランク処理は、BLANK*信号がアサートされている期間、その画素を黒で置き換えます。当然、HSYNCやVSYNCの“L”レベルの期間も、走査線が戻る途中なのでBLANK*は有効となります。

● 実際の信号の各タイミング

PC/AT 互換機におけるビデオ関連の規格は、VESAにより規定があります。ここではより具体的に、640 × 480 ドットのVGA解像度、60fpsの場合の各タイミングの時間を見てみましょう。

まず、1秒間に60フレーム画面を表示するということは、VSYNCは60回の“L”と“H”を繰り返すことになります。つまり、VSYNCは16.667msごとに“L”レベルになるわけです。


次にHSYNCですが、VGAなので表示するライン数は480回になります。さらにVSYNC方向のブランク時間は、VESA規格によると17HSYNC期間と規定されています。よって合計497回、HSYNCが“L”レベルになることになります。16.6msで表示される1画面中に、497回のHSYNCが存在するわけですから、HSYNCは33.53μsごとに“L”と“H”を繰り返します。

さらに、HSYNCの“L”レベルの期間はVESA規格で80画素分と規定されており、さらに80画素分の表示空白期間(ブランクマージン)を持たせるようにも決められています。つまり1HSYNCは、640 + 80 + 80画素で合計800画素となります。

以上から1画素あたりの表示時間は33.53μs/800画素=41.9ns、逆数を取ると23.856MHzとなり、これをピクセルクロックと呼びます。

表1に、VGAからUXGAまでの各解像度で、さらにリフレッシュレートを60fpsと75fpsとしたときの各タイミングを示します。また、それぞれのパラメータの該当部分を図2に示します。

〔図2〕 各タイミングパラメータの関係



● タイミングと発色数の関係

表1をよく見ると、表示発色数のパラメータがありません。アナログRGB接続の場合、ディスプレイに出力するRGBの各信号を何段階で制御するかが発色数に関わってきます。RGBを各8ビット分解能で制御すれば24ビットフルカラーとなり、各5ビットであれば15ビットで32768色表示となります。

2 グラフィックスコントローラの仕様検討

8ビットパソコン時代には、ビデオメモリに文字コードを書き込むだけで、ビデオコントローラが文字コードに該当するフォントデータから、それをラスタに変換して画面に文字を表示するテキストVRAMという方式もありました。この方式は少ないデータ量でテキストを表示できますが、グラフィックスを表示することはできません。

逆にDOS/Vの日本語テキスト画面は、ハードウェア的にはグラフィックスモードでありながら、ソフトウェアでフォントデータから文字を描画して表示しています。つまり、十分な解像度のグラフィックスを描画できる能力があれば、テキスト画面モードを再現することができるのです。

ここではグラフィックス画面を表示できるグラフィックスボードを実現します。

● 基本的なグラフィックスボードの構成


図3に、画面表示に必要な機能を示します。

まず、表示する画像データを保持するビデオメモリが必要です。また、今回はアナログRGB対応を考えているので、RGBの各信号はアナログ電圧で出力する必要があります。よって出力段にはD-Aコンバータが必要です。また先ほど説明した各種タイミングを生成する回路も必要でしょう。そしてこれらをシステムに接続するための、ISAバスやPCIバスといった何らかのシステムバスも必須です。

グラフィックスコントローラとは、これらをつつまとめるための制御部分と考えることができ、今回はこれをFPGAで設計するわけです。

チラツキのない表示を行うには、ビデオメモリからD-Aコンバータに絶え間なくデータを送り続ける必要があります。当然、

〔図3〕 基本的なグラフィックスボードの構成



表示するデータを書き替えるために、CPUからビデオメモリへの書き込み動作も必要ですし、逆にビデオメモリに書き込んだデータをCPUが読み出すこともあるかもしれません(書き込み専用ビデオメモリというのも悪くないが、あまり一般的ではない)。さらにビデオメモリとしてDRAM系のデバイスを採用した場合、リフレッシュも考えなければなりません。

● ビデオメモリの選択

図3でわかるように、ビデオメモリへのアクセスは画面表示のための読み出しと、CPUからの読み書きの2系統があります。また、そのアクセスは、画面表示は画素の走査と同様にシリアルアクセスしか発生しませんが、CPUからの読み書きはランダムアクセスができなければなりません。

そのため以前は、画面表示側にはシリアル読み出し専用のポートを、CPU側にはランダムアクセスで読み書き可能なポートを用意した、2ポート構成のいわゆるVRAMと呼ばれるメモリが使われていました。そしてパソコンのメインメモリの主流がDRAMからSDRAMに移行したように、VRAMにもSGRAMと呼ばれるメモリが登場しました。

しかし、これらのビデオRAMは、メインメモリとして大量に使われるDRAMやSDRAMと比較して価格が高いことに合わせ、近年のPC周辺機器の低価格化のあおりを受けたPC/AT用VGAカードの低価格化で、最近ではほとんど使われなくなってしまいました。

こうなると、ますますビデオメモリ用のメモリを製造するベンダは減り、入手も困難になるという悪循環に陥っています。

● 1画面の表示に必要なビデオメモリの容量

解像度が低く、表示発色数も少なければ、ビデオメモリの容量は少なく済みます。たとえばVGA解像度では、 640×480 ドット = 307200ドットというピクセル数になります。発色数が最大256色であれば、1ピクセルあたり8ビットで表示できるので、そのまま必要なビデオメモリの容量は307200バイトとなります。フルカラーであれば24ビットなので、その3倍の921600バイト、約1Mバイトとなります。同様にXGAでフルカラーであれば、約2.3Mバイトになります。

さて、フルカラー表示は1ピクセル24ビットで表現できますが、24ビットつまり3バイトという値は少々中途半端です。2の n 乗倍にならないと座標計算などが面倒になります。そこで上位に8ビットを追加して1ピクセル32ビットすると非常にスマートになります。追加した8ビットは単に情報を保持するために使ったり、画面合成するときの何らかのパラメータとして使うなど、応用しだいで使いこなすことが可能になります。

● ビデオアーキテクチャの決定

これをいかに決定するかが、グラフィックスコントローラを設計するうえでもっとも楽しい(?)作業かもしれません。

たとえば、2画面分のビデオメモリと切り替え回路を実装して、画面の描画が完了したら画面を切り替えることでチラツキをなくするという方法、またその2画面を、片方の画面を背景に、

もう片方の画面の一部を透過させて重ね合わせ表示可能にする方法、さらには表示する解像度より広いビデオメモリを実装し、その広い座標空間内の任意の位置から画面に表示を開始するという方法など、説明を始めたばかりがありません。アイデアは無限です。

今回筆者は、次のように基本的なアーキテクチャを決定しました(図4)。

- 2048 × 2048 ドットの仮想画面中の任意の 640 × 480 ドットを表示
- 1 ピクセルの構成は上位ビットから α, R, G, B の各 8 ビット
- 発色モードはフルカラー表示固定

以上から、16M バイトのビデオ容量が必要なことになります。16M バイトの容量を実現するとすると、現状では SDRAM を選択するのが無難なところでしょう。

● バス帯域の検討

グラフィックスコントローラの設計でもう一つ重要な決定事項が、次に説明するバス帯域の検討です。

今回採用を考えているビデオメモリは SDRAM です。通常の SDRAM はポートが一つしかありません。つまり、画面表示のための読み出しと、CPU からの読み書きで同じポートを使わなければなりません。そして SDRAM も DRAM の一種ですから、定期的にリフレッシュも必要になります。つまり一つのポートを三つの用途で使うことになるわけです。


ここで仮に、32 ビット幅の SDRAM を 66MHz のクロックで動かすとしましょう。SDRAM のアクセスには RAS/CAS などの制御が必要で、データが出てくるまでに 4 クロックかかります。また、VGA 表示時のピクセルクロックを近似して 24MHz とします。すると 66:24 なので、SDRAM 側の 11 クロック時間で、画面に 4 ピクセル表示される計算になります(図5(a))。

SDRAM はアクセス開始に 4 クロックかかるのとすると、シングル転送で 1 ワードしか読み出さなくても、合計 5 クロックの時間がかかるわけです。VGA で 4 ピクセル表示する時間に、SDRAM をシングル転送させると、なんと 2 回しか転送を実行できません。4 ピクセル分のデータが欲しいのに 2 ピクセル分しか読み出せないことになり、これは画面表示のための SDRAM の読み出しが、実際の画面表示にまったく追いついていないことを意味します。


グラフィックスで SDRAM を使う場合は、必然的に数ワード連続してデータを読み出すバースト転送が必須になります。

では、もっとも基本的な 4 ワードバースト動作時で考えます。SDRAM は 11 クロック中、アクセス開始に 4 クロック、データの読み出しに 4 クロックで、4 ピクセル分のデータを読み出すに 8 クロックかかるわけです。する


〔図4〕 今回のグラフィックスコントローラの基本仕様




〔図5〕 バス帯域の検討




(a) SDRAMクロックとVGAピクセルクロックのクロック比



(b) 4ワードバースト/4ピクセル



(c) 8ワードバースト/8ピクセル



(d) 8ワードバースト/16ピクセル

2ポートのビデオメモリが使えれば、いかに余裕のある設計ができるかがわかるかと思います。しかし、入手困難なメモリは

以上の点を考慮し、今回は 32 ビット幅の SDRAM を 2 個並べて、グラフィックスコントローラとビデオメモリの間を 64 ビット幅で接続することにします。

実際の動画再生ソフトウェアでは、限りある転送帯域を有効

に活用するため、データを1/10程度まで圧縮して転送量を小さくしていますが、高速で動かせればそれに越したことはありません。

● ビデオメモリ (SDRAM) コントローラ

今回のグラフィックスボードはビデオメモリとしてSDRAMを採用したので、ビデオメモリコントローラはすなわちSDRAMコントローラとなります。

ビデオメモリを制御するSDRAMコントローラは、第2章で紹介したSH-4のメインメモリ用SDRAMコントローラよりも、複雑でかつ転送帯域を保証しなければならない回路です。

もしSDRAM読み出しが画面出力に間に合わなかった場合、画素読み出しが間に合わないということは、結果として画面が正しく表示されなくなります。具体的には激しいチラツキや崩れた表示になります。

● ビデオメモリ

ディスプレイに表示する画素データを保持するメモリです。今回は2048×2048ドット/1ピクセル32ビットという仕様から、全容量は16Mバイトとなります。また、転送帯域を確保するため、32ビット幅の64MビットSDRAMを2個並べ、データバス幅を64ビット構成にしています。

このように、実際に画面に表示される範囲よりも広いビデオメモリを実装することで、いくつかの利点が生まれます。

たとえば、表示開始位置をパラメータで変更可能な構造にして、表示位置を少しずつ移動させることで、実際のビデオメモリ上のデータをコピー転送で移動させなくても、画面表示を移動させることができます。いわゆるハードウェアスクロールを実現できるわけです。

また、表示画面の数画面を同時に確保できるので、ある部分を表示中に非表示部分を書き替えることで、画面のチラツキを抑えることができます。表示範囲と同じ位置にCPUからの書き込み動作を行うと、どうしてもチラツキが発生してしまいます。これを回避するには、2画面、3画面分の領域を確保し、表示中の範囲は書き替えずに、表示していない画面エリアを書き替え、書き替えが完了したらその表示をその範囲に切り替えるわけです。このようなテクニックをダブルバッファ、トリプルバッファと呼ぶこともあります。

なお、この切り替えるタイミングを判定する方法として、ホストCPUが何らかの方法で画面の表示時間を計測するなどといった方法ではなく、グラフィックスコントローラが画面表示の垂直同期帰線時間になるタイミングを判定して、それに同期して切り替えると、画面の切り替え表示がスムーズになります。垂直同期帰線時間のタイミングは、ステータスレジスタをポーリングすることでも取得できますが、今回のコントローラでは、PCIバスに割り込みとして出力することもでき、ホスト側が割り込み処理で画面表示位置を切り替えることも可能です。

● ビデオタイミング生成回路

ビデオタイミング生成回路の役割は、HSYNCとVSYNC、そ

してBLANK*信号をタイミングチャートにしたがって生成することです。このタイミング生成回路の基本となるクロックは、1画素の表示クロックつまりピクセルクロックであり、このクロックを数えることで、各タイミング信号の“H”パルス幅や“L”パルス幅を決めます。

ただしタイミングを作るにあたって、ピクセルクロックをそのままカウンタに使うことはしません。今回の仕様のようにVGA程度のピクセルクロック(23.856MHz)であれば問題なくカウンタも動くでしょうが、解像度やリフレッシュレートが上がり、ピクセルレートがどんどん高速になると、速度が速すぎてカウンタが回らないこともあるからです。またすべてのタイミングを、1ピクセル単位で表示位置を調整するほどの精度にする必要がありません。

そこで、一般的には基準となるクロックを8ピクセルごとに1回カウントするように、8:1プリスケールを用意しておきます。ここではこの信号をDIV8クロックと呼びます。

たとえばVGA/60fpsのタイミング生成回路を作る場合を想定しましょう。HSYNC信号を作るには、四つのカウンタを使用します。

- 水平フロントポーチ幅
- 水平表示期間幅
- 水平バックポーチ幅
- 水平同期パルス幅

この四つのカウンタによって算出されたHSYNC信号の“L”と“H”を繰り返す周期が、800ピクセルクロック分に相当します。

そしてこのうち、水平同期パルス幅期間をカウントしている間はHSYNC出力は“L”レベルとなり、それ以外の期間は“H”レベルです。フロントポートカウンタとバックポーチカウンタの値は、ブランク信号を作るために必要なラインなので注意してください。

同様に、次はVSYNC信号側を考えましょう。

こちらもHSYNCと同様に、次の四つのカウンタが必要になります。

- 垂直フロントポート幅
- 垂直表示期間幅
- 垂直バックポーチ幅
- 垂直同期帰線パルス幅

こちらのカウンタで数える元になるのは、HSYNC信号の回数です。つまり表示ライン数を数えています。


ブランク信号は合計八つのカウンタのうち、表示期間時のみ“H”レベルにし、それ以外は“L”レベルにするという回路です。これで表示期間以外の間はブランク信号が有効になり、ディスプレイ側は画面上に余分な画素を表示したりはしません。

これらをまとめたタイミング回路のブロックを図7に示します。

● ピクセルデータバッファ

ビデオタイミング生成回路の要求によりビデオメモリから読み出された画素データを、後段のD-Aコンバータに対して送り

〔図7〕ビデオタイミング生成回路のブロック図



出す回路です。この回路も、ビデオタイミング生成回路から出力される HSYNC や VSYNC, BLANK* 信号によって送り出しを制御します。

また、この部分に実装する機能として、強制的に画面表示をオフにする機能や、画面表示の輝度を制御するフェイドコントロール機能があります。フェイドコントロールとは、ビデオメモリから読み出した RGB の各表示レベルを除算し、輝度を調整して出力します。この輝度調整を画面表示のタイミングと合わせて可変することで、真っ黒の画面から映像が浮かび上がってくる（フェイドイン）、または表示画面が徐々に暗くなる（フェイドアウト）を実現できます。

今回設計する回路は、ピクセルクロックが約 24MHz 程度なので、現在の FPGA ではそれほどたいへんな回路にはなりません。しかし表 1 でわかるように、解像度が上がれば上がるほど、リフレッシュレートが上がれば上がるほど、ピクセルクロックは高くなります。解像度によっては 100MHz を超えるクロックを要求される部分なので、筆者はいつも設計に気を付けています。

● メモリマップとレジスタ構成

以上、設計したグラフィックスボードの PCI デバイスのコンフィグレーションレジスタを表 2 に、CRT コントロールレジスタ群のレジスタ一覧を表 3 に示します。今回の仕様では VGA 固定となっているので、各レジスタ中のパラメータでは、VGA で意味をもつモードしか動作しない点に注意してください。

〔表2〕PCI デバイスのコンフィグレーションレジスタ一覧

ベンダ ID	0x6809
デバイス ID	0x8114
クラスコード	0x03 0x80 0x00 ディスプレイコントロールクラス/ その他のディスプレイコントローラ
ヘッダタイプ	0x00
ベースアドレス 0	1M バイトのメモリ空間 CRT コントロールレジスタ群を配置
ベースアドレス 1	16M バイトのメモリ空間 ビデオメモリをリニアにマッピング
割り込み	INTA# 使用

4 帯域確保のテクニック

画面表示でいちばん注意しなければならないのは、画面表示を止めてはならないということです。たとえば、HDD などではときどきウェイトが入る場合があっても、少しパフォーマンスが下がる程度で実害はありませんが、画面表示がちらつくグラフィックスボードは、はっきりいって使い物になりません。

たとえば、VGA/60fps モードのピクセルクロックは約 24MHz です。そして必ず $24\text{MHz} = 41.6\text{ns}$ 間隔で画素出力を行わなければならない。第 2 章で SDRAM の使い方を解説しましたが、100MHz で 32 ビットバス幅帯域をもつ SDRAM コントローラから比べれば、これはそれほど難しいようには思えないかもしれません。

しかし、必ず 41.6ns 間隔で画素出力を行わなければならないというのは、リフレッシュやプリチャージ、また CPU からのアクセスもすべて包括してなおかつ、この速度を出さねばならないということです。

画面表示のための SDRAM アクセスをしつつ、プリチャージ、リフレッシュ、CPU アクセスの時間を確保するための方法を、いくつか説明します。

● バースト転送を活用する

第 2 章の SDRAM コントローラの章でも説明したように、SDRAM の読み出しは 1 ワード目のデータが出てくるまでは時間がかかり、2 ワード目以降の読み出しは連続的に行うことができます。2 ワード目以降そのまま連続して読み出せるワード数は、通常の SDRAM では 8 ワードまで可能です。すでに転送帯域の検討で説明〔図 5(b), (c)〕したように、SDRAM のバースト転送を活用することで、バス帯域幅を確保することができます。

さらに SDRAM メモリは、同一 RAS アドレス/バンク内では、連続して CAS アドレスを発行し、継続してデータを読むことができます。たとえば、今回のグラフィックスボードでも採用している、筆者が好んで使っている SDRAM MT48LC2M32 (マイクロン) では、512 ワード分の連続空間はバンクアクティブを行わなくても連続に読み出すことができます。

512 ワードを連続で読み出すには、まずはじめに RAS により

〔表3〕CRTコントロールレジスタ一覧

▶ HSYNC：水平同期タイミング関連レジスタ

オフセット	名 称	意 味
+00h	HSPW	ビット5～0：HSYNC/水平同期パルス幅設定レジスタ ビット15：HSYNCパルス極性反転ビット
+04h	HFP	HSYNC/表示開始位置マスク幅設定レジスタ
+08h	HV	HSYNC/水平方向表示期間幅設定レジスタ
+0Ch	HBP	HSYNC/バックポーチ幅設定レジスタ

▶ VSYNC：垂直同期タイミング関連レジスタ

オフセット	名 称	意 味
+10h	VSPW	ビット5～0：VSYNC/垂直同期パルス幅設定レジスタ ビット15：VSYNCパルス極性反転ビット
+14h	VV	VSYNC/垂直方向表示期間幅設定レジスタ

▶ HSYNC/VSYNC 割り込み制御関連レジスタ

オフセット	名 称	意 味
+18h	HIP	ビット31：HSYNC 期間中
		ビット15：HSYNC 割り込みステータスビット
		ビット14：HSYNC 割り込みイネーブルビット
		ビット10～0：水平同期 (HSYNC) 割り込み位置設定レジスタ
+1Ch	VIP	ビット31：VSYNC 期間中
		ビット15：VSYNC 割り込みステータスビット
		ビット14：VSYNC 割り込みイネーブルビット
		ビット8～0：垂直帰線同期 (VSYNC) 割り込み位置設定レジスタ

▶ 表示サイズ/開始位置関連レジスタ

オフセット	名 称	意 味
+20h	HPLAT	水平方向表示位置微調整レジスタ
+24h	HPPER	水平方向表示サイズ設定レジスタ
+28h	VPLAT	垂直方向表示位置微調整レジスタ
+2Ch	VPPER	垂直方向表示サイズ設定レジスタ

注：オフセットはベースアドレスレジスタ0のアドレスを先頭アドレスとしたとき

バンクアクティブし、 t_{RCD} 後にCASを発行します。ここからCL値経過後にデータが8ワード分連続に出てきますが、ちょうどCASを発行してから8クロック後に次のCASアドレスを入れると、1回目のCASによる8ワードデータ出力に連続して、つぎの8ワードデータが出力されます。

つまり、SDRAM コントローラのシーケンサを8クロックごとにCASを発行するように設計すると、このMT48LC2M32や同等品に関しては、最大512ワードまで連続してデータを読み出すことができるので、SDRAM の読み出しあたりのオーバーヘッドは見かけの上では限りなくゼロになります。

このテクニックを使ったSDRAM コントローラのステートマシンの一部をリスト1(章末)に示します。

● FIFO バッファを深く

FIFOを使うことの利点は、書き込み側のバスクロックと読み出し側のバスクロック差を考えなくてすむということです。SDRAM から読み出したデータをいったんFIFOに書き込む部

▶ 水平/垂直方向表示開始ピクセル位置設定レジスタ

オフセット	名 称	意 味
+30h	XDPOS	水平方向表示開始ピクセル位置設定レジスタ
+34h	YDPOS	垂直方向表示開始ピクセル位置設定レジスタ

▶ CRT コントロール関連レジスタ

オフセット	名 称	意 味
+40h	DISPCTRL	CRT コントロールレジスタ群
		ビット15：DISPLAY コントロール
		“1”：表示オン
		“0”：表示オフ
		ビット14：HSYNC/VSYNC コントロール
		“1”：イネーブル
		“0”：ディセーブル
		ビット13～12：ピクセルクロックセット
		“11”：57.272MHz (予約)
		“10”：28.636MHz (予約)
		“01”：57.272MHz (XGA ピクセルクロック) (予約)
		“00”：28.636MHz (VGA ピクセルクロック/デフォルト)
		ビット11：ピクセルカラーモードセレクト
		“1”：32ビットカラー
		“0”：16ビットカラー (予約)
		ビット7～0：VESA ローカルCRT コントロール係数レジスタ
		“10h”：640 × 480/リフレッシュレート 60Hz
		“12h”：640 × 480/リフレッシュレート 75Hz (予約)
		“20h”：800 × 600/リフレッシュレート 60Hz (予約)
		“22h”：800 × 600/リフレッシュレート 75Hz (予約)
		“30h”：1024 × 768/リフレッシュレート 60Hz (予約)

分は、SDRAM のクロック速度で動作させます。実際に画面に出力するためのFIFOから読み出す部分は、ピクセルクロックと同期したクロックで動作させます。ピクセルクロックで読み出すといっても、すでに説明したブランキング時は画面表示をしないので、ビデオタイミング生成回路のBLANK信号にしたがって読み出しを制御します。

このようにSDRAM の速度とピクセルデータ読み出しの速度を非同期に設計することで、ピクセル読み出し速度の異なるさまざまな画面モードにも対応することも可能になります。

さて、バースト転送により数十ピクセル分のデータを読み出ししても、今度は読み出したデータを実際に表示されるタイミングまで、どこかに保存しておかなければなりません。バーストワード数を多くすると、それだけ短時間に読み出すワード数が多くなるので、結果、FIFO バッファを深くする必要があるわけです。

FIFO の段数は、メモリコントローラの速度とピクセルレート、それにメモリの全転送帯域中に、CPU からのアクセスの割

合をどれくらいにするのかという点を考慮して、さまざまに変わると思います。たとえば、全転送帯域の1/3を画面出力に割り当ててもいいなら、FIFOは32ワードもあればいいでしょう。

画面出力用の転送帯域が少なくなればなるほど、CPUからのアクセスにも応答しやすくなるということで、頻繁に画面書き換えを行う用途や動画表示を考えているのであれば、FIFOを深くして一度に大量のピクセルデータを取り込むような工夫をします。

● ビデオメモリのビット幅を増やす

さらに転送帯域を確保したい場合は、転送帯域の検討の図5(d)の方法である、32ビット幅よりも64ビット幅、さらに128ビット幅というように、バス幅を広げて転送帯域を確保する方法も非常に有効です。1ワードの転送で2ピクセル、4ピクセルを同時に読み出せるので、画面表示のためにSDRAMにアクセスする時間が相対的に少なくなります。バス幅が倍になれば、ほぼ倍の帯域を確保できると考えられます。

しかし、データバス幅を広げる方法は、グラフィックコントローラとビデオメモリの間の信号線を増やさなければなりません。データバス幅が広がれば広がるほど、データバスの信号線を基板上で配線するのが困難になってきます。

● クロックを上げる

転送帯域を確保するためには、SDRAMの動作クロック周波数を上げるという方法もあります。もちろん、FPGAやSDRAMがその速度に対応できれば、という前提になります。100MHzのバスクロックを133MHzに上げるだけで、33%高速に転送できます。さらに、画面表示のための読み出し動作は、読み出しワード数が同じならかかる時間は短くなるので、実質2倍ぐらいの性能向上が期待できます。

まとめ

ここではグラフィックスコントローラに要求される機能をひとつとおり述べましたが、VGAクラスであっても、設計段階でこれぐらいの機能に対する考慮をしておくと、今後、高解像度、動画転送、複数画面の重ね合わせ処理などの要求にも対応できることでしょう。

いくら・まさみ 来栖川電工有限会社

〔リスト1〕 ビデオメモリ用SDRAMバーストアクセス対応ステートマシンの一部

```
-- Wait for Read data transfer.
when WAIT MEM ACC =>

  case WORD COUNTER(4 downto 0) is
    when "00001" =>
      -- **** DAC side data transaction **** --
      if ( MPU ACC START = '1' ) then
        -- At current transaction if for MPU.
        nMCS <= "00" ; -- Prechage selected bank
        nMRAS <= '0' ;
        nMCAS <= '1' ;
        nMWE <= '0' ;
      else
        nMCS <= "11" ; -- No operation command.
        nMRAS <= '1' ;
        nMCAS <= '1' ;
        nMWE <= '1' ;
      end if ;

    when "00010" =>
      nMCS <= "11" ; -- No operation command.
      nMRAS <= '1' ;
      nMCAS <= '1' ;
      nMWE <= '1' ;

    when "00011" =>
      if ( DAC ACC START = '1' ) then
        FF WR EN <= '1' ;
        -- PIXEL data holding fifo write start !!
      end if ;

    when "00100" =>
      hold SDRAM D I <= "1111" ;
    when "00101" =>
      -- **** At CL = 4 **** --
      -- **** MPU side data transaction **** --
      hold SDRAM D I <= "0000" ;
      READY Port <= MPU ACC START ;

    -- **** DAC side data transaction **** --
    if ( MPU ACC START = '1' ) then
      -- At current transaction if for MPU.
      VRAMC NSTATE := ACCESS COMPLETE ;
    end if ;

    when "00111" =>
      MA ADRS CAS3 <= '1' ;
      -- MA(3) <= '1' ; -- UPPER 16PIXEL.
      -- MA(10) <= '1' ;
      -- READ auto-prechage sign flag.

    when "01000" =>
      nMCS <= "00" ; -- Read/Write command.
      nMRAS <= '1' ;
      nMCAS <= '0' ;
      nMWE <= '1' ;

    when "01001" =>
      -- MA <= ( others => '0' ) ;
      nMCS <= "11" ; -- No operation command.
      nMRAS <= '1' ;
      nMCAS <= '1' ;
      nMWE <= '1' ;

    when "01100" =>
      nPIX ACK <= '0' ; -- Set acknowledge PIX ACK*
    when "01110" =>
      nPIX ACK <= '1' ; -- Negate acknowledge PIX ACK*

    when "10010" =>
      VRAMC NSTATE := ACCESS COMPLETE ;

    when others =>
      null ;

  end case ;
```


PS/2 キーボード & マウス インターフェースの設計/製作

山武一朗/藤が丘勝信

コンピュータシステムの入力デバイスとして、もっとも普及しているのがキーボードとマウスであろう。ここでは PS/2 キーボードおよび PS/2 マウスの通信プロトコルについて解説し、M16C マイコンとの接続部分について解説する。また、PS/2 キーボードやマウスのデータをよりスマートなコードに変換して PCI バス側へ出力し、ホストである SH-4 から利用しやすくするよう、PCI バス上にキーボードインターフェース回路を設計する。
(編集部)

はじめに

画面表示出力ができれば、次はキーボードやマウスの入力でしょう。キーボードとマウスとくれば、これから採用するシステムなら、インターフェースは USB を採用すべきという声が出てくるのは当然です。しかしプロログで説明したように、キーボードパワー ON など、ある意味マニアック (!?) な仕様を実現するために、ここではあえて PS/2 インターフェースを採用しました。

ただし、PS/2 インターフェースの制御をそのまま直接、ホスト CPU である SH-4 にさせるつもりはさらさらありません。せっかくの美しいアーキテクチャ (?) に、PS/2 というレガシーなインターフェースを持ち込みたくはありません。くわしくは後述しますが、とくに PS/2 キーボードのキーコードの統一性のなさを見れば、この気持ちを理解してもらえそうです。

そこで PS/2 デバイスから送られてくるデータをよりスマートなコード体系に変換し、さらにシステムバスである PCI バスに接続できるように考えてみます。キーコードの変換はそう簡単ではなく、また今回は誌面の関係で解説しませんが、バッテリーバックアップ付きのリアルタイムクロックを接続することで、タイマ起動を可能にするなど、さまざまな電源制御/システム制御を行うことも考え、ここにマイコンを採用することにしました。

図 1 にキーボード & マウスインターフェースの構成を示します。最終的には ATX 電源の制御なども考えているので、システムコントローラと呼んでいます。ここでは誌面の都合から、キーボード & マウスインターフェース部分にしばって解説します。

今回、マイコンには M16C (三菱電機) を採用しました。なぜ M16C なのかは諸般の事情 (しがらみ?) によります (笑)。日立製作所と三菱電機の半導体部門の事業統合により、今後このマイコンがどうなるのかは不安なところがありますが、M16C はカーエレクトロニクスの分野でそれなりにシェアのあるマイコンなので、当分の間は消えないと考えています。

写真 1 に試作したシステムコントローラを示します。なお、

PCI ボードには次章で解説する ATA インターフェースも実装しています。よって PCI デバイスは、マルチファンクションデバイスとなっています。

1 PS/2 インターフェースの通信プロトコル


それではまず、PS/2 キーボードとマウスの通信プロトコルについて解説します。

● クロック線とデータ線の 2 本のみ


図 2 に PS/2 コネクタのピン配置を示します。PS/2 キーボードも PS/2 マウスもピン配置は同じです。このように PS/2 インターフェースは、電源とグラウンドを除くと、CLK 線と DATA 線の 2 本しかありません。

これでは片方向通信しかできないように見えますが、CLK 線や DATA 線はオープンコレクタでドライブされているので、キーボードやマウスなどのデバイス側とホスト側の両方が信号をドライブすることができます。また CLK 線と DATA 線を後述するようなルールで制御することで、デバイス→ホストやホスト→デバイスの両方向のデータ転送が可能になっています。

〔図 1〕システムコントローラ (キーボード & マウスインターフェース) の構成



〔写真1〕システムコントローラPCIボードとM16Cマイコンボード外観



● PS/2 インターフェースのデータ通信


図3にPS/2インターフェースのデータ通信のようすを示します。PS/2インターフェースの通信は非常に速度が遅く、クロック線の“H”と“L”の時間は、だいたい $30\mu\text{s}$ ～ $50\mu\text{s}$ と幅があります。

DATA線だけを見ると、まず最初にスタートビットがあり、データがLSBから送信され、パリティビットとストップビットがあります。RS-232-Cで使われる調歩同期式によく似ていますが、それぞれのビットをクロック線のタイミングで送信する部分が違います。なお、パリティは奇数パリティとなっています。


● デバイスからホスト方向の通信

デバイスからホスト方向の通信とは、ホストがキーボードやマウスからデータを受信する場合のことです。

〔図2〕PS/2コネクタのピン配置



〔図3〕PS/2インターフェースのデータ通信のようす



CLK線とDATA線がどちらも“H”の場合は通信が行われていない状態を示します。送信するデータのあるデバイスは、DATA線を“L”にしてスタートビットを出力します。次にCLK線を“L”にして最初のクロックを出力します。以降、CLK線を“L”→“H”にしたら次のデータを出力していきます。

ホストに対してデータを送信中、自分(デバイス側)がCLK線を“H”にしているはずのタイミングで実際のCLK線の状態が“L”だった場合は、ホスト側がCLK線を強制的に“L”にしていることを意味します。オープンコレクタのため、どちらかが“L”を出力すると片方が“H”でも“L”になるからです。これはホスト側がデバイスに対してデータの送信中止を要求していることを意味しています。この場合はDATA線を“H”にもどし、CLK線が“H”になるのを待って、再度始めから送信し直します。

このように、データを出力するのはもちろんデバイス側ですが、クロックを出力するのもデバイス側である点に注目してください。ホストはデバイス側の出力するクロックにしたがってデータを受信していきます。

● ホストからデバイス方向への通信

ホストからデバイス方向への通信とは、ホストがキーボードやマウスに対してコマンドやデータを送信する場合のことです。

すでに説明したように、ホストはデバイスに対して送信中止を要求することができます。ただし、CLKが10クロック目(パ

リティビット送信中)になっている場合には止めることができません。10 ビット以前であれば、CLK 線を“L”にしてデバイスに対して送信中止を要求できます。CLK 線の“H”/“L”の時間は 30 μ s ~ 50 μ s なので、その数倍以上の時間だけ“L”を出力します。

これでデバイスはデータの送信を中止したはずですが、そこでホストは DATA 線を“L”にしてスタートビットを出力し、次に CLK 線のドライブを開放します。すると CLK 線はオープンコレクタなのでプルアップ抵抗により“H”になります。これでホストがデバイスに対してコマンド送信を要求していることがわかり

ます。

以降、デバイス側は CLK 線をドライブしてクロックを出力していきます。CLK 線が“H”→“L”になったらホストは次のデータを出力していきます。

このように送信停止とコマンド送信要求時はホストが信号線をドライブしますが、送信が始まってからのクロックはデバイス側が出力している点に注目してください。そのためデバイス側が何か別の処理でコマンドの受信ができないような場合は、クロック出力を止めるだけでホストも待たざるを得なくなるわけ

〔表1〕キーボードコマンド/応答データ

リセット	イネーブル
[FFh] (ack)	[F4h] (ack)
再送	セットタイプマティックレート/ディレイ
[FEh] (直前のバイト)	[F3h] (ack) [Data] (ack)
セットキータイプ(メイク)	Data ... ビット7: “0”
[FDh] (ack) [スキャンコード] ... [スキャンコード]	ビット5~6: ディレイ〔表(b)参照〕
セットキータイプ(メイク/ブレイク)	ビット4~0: レート〔表(c)参照〕
[FCh] (ack) [スキャンコード] ... [スキャンコード]	ID読み出し
セットキータイプ(タイプマティック)	[F2h] (ack) (ID下位) (ID上位)
[FBh] (ack) [スキャンコード] ... [スキャンコード]	オルタネートスキャンコード取得
セットオールキー(タイプマティック/メイク/ブレイク)	[F0h] (ack) [ooh] (現在のスキャンコード値)
[FAh] (ack)	オルタネートスキャンコード選択
セットオールキー(メイク)	[F0h] (ack) [Data] (ack)
[F9h] (ack)	Data ... スキャンコード値(1~3のみ)
セットオールキー(メイク/ブレイク)	エコー
[F8h] (ack)	[EEh] (EEh)
セットオールキー(タイプマティック)	キーボードLED点灯制御
[F7h] (ack)	[EDh] (ack) [Data] (ack)
セットデフォルト	Data ... ビット7~4: “0”
[F6h] (ack)	ビット3: カナ Lock (AX キーボードのみ)
デフォルトディセーブル	ビット2: Caps Lock
[F5h] (ack)	ビット1: Num Lock
	ビット0: Scroll Lock
	“1”で点灯/“0”で消灯

注: [] はホスト→デバイスのコマンド、() はデバイス→ホストの応答データ。

(ack) はコマンドが正常に受信されれば ACK (FAh)、パリティエラーなどの場合は再送 (EEh)。

(a) キーボードコマンド一覧

ビット5~6	時間
00	250ms
01	500ms
10	750ms
11	1000ms

(b) ディレイ設定値

ビット4~0	タイプマティックレート	ビット4~0	タイプマティックレート
00000	30.0	10000	7.5
00001	26.7	10001	6.7
00010	24.0	10010	6.0
00011	21.8	10011	5.5
00100	20.0	10100	5.0
00101	18.5	10101	4.6
00110	17.1	10110	4.3
00111	16.0	10111	4.0
01000	15.0	11000	3.7
01001	13.3	11001	3.3
01010	12.0	11010	3.0
01011	10.9	11011	2.7
01100	10.0	11100	2.5
01101	9.2	11101	2.3
01110	8.6	11110	2.1
01111	8.0	11111	2.0

(c) レート設定値

オーバラン	ooh/FFh
コマンド再送	FEh
BAT (自己診断) 異常終了	FCh
アクノリッジ (ACK)	FAh
エコー応答	EEh
BAT 正常終了	AAh
キーボード ID	83ABh/84ABh/86ABh

(d) キーボード応答データ

〔表2〕 マウスコマンドと応答データ

リセット	
[FFh] (ack)	
再送	
[FEh] (ack)	
セットデフォルト	
[F6h] (ack)	
デフォルトディセーブル	
[F5h] (ack)	
イネーブル	
[F4h] (ack)	
セットサンプリングレート	
[F3h] (ack) [Data] (ack)	0Ah : 10 サンプリング/秒
Data ... サンプリングレート	14h : 20 サンプリング/秒
	28h : 40 サンプリング/秒
	3Ch : 60 サンプリング/秒
	50h : 80 サンプリング/秒
	64h : 100 サンプリング/秒
	C8h : 200 サンプリング/秒
ID 読み出し	
[F2h] (ack) (マウス ID)	
セットリモートモード	
[F0h] (ack)	
セットラップモード	
[EEh] (ack)	
リセットラップモード	
[ECh] (ack)	
リードデータ	
[EBh] (マウスデータ)	
セットストリームモード	
[EAh] (ack)	
ステータスリクエスト	
[E9h] (動作モードなど) (解像度) (サンプリングレート)	
セットレゾリューション (解像度)	
[E8h] (ack) [Data] (ack)	01h : 2 カウント/mm
Data ... 00h : 1 カウント/mm	02h : 4 カウント/mm
	03h : 8 カウント/mm
セットスケーリング	
[E7h] (ack)	
リセットスケーリング	
[E6h] (ack)	

(a) マウスコマンド一覧

コマンド再送	FEh
BAT (自己診断) 異常終了	FCh
アクノリッジ (ACK)	FAh
BAT 正常終了	AAh

(b) キーボード応答データ

です。なお、図3(b)の最後にあるラインコントロールビットは、ストップビットに相当するクロックで、DATA 線が“L”だった場合など、デバイス側からホストに対して異常発生を通知するものです。

また、CLK 線と DATA 線を同時に“L”にして数十ms 以上の時間固定すると、ホスト側からデバイスにハードウェア的にリセットを通知することができます。

以上の通信は、キーボードでもマウスでも同様です。異なる

のは、この通信でやり取りされるデータやコマンドです。

● キーボードコマンドと応答データ

表1(前頁)にキーボードコマンドと応答データを示します。まず表中の用語について説明します。メイクとはキーを押したとき、ブレークとは離したとき、タイプマティックとはオートリピートのことを意味します。スキャンコードとは、キーボードのどのキーを押したときにどんなコードが出力されるかを定義したコードのことで、PC/AT 互換機で使われるキーボードでは3種類のコードセットが決められています。デフォルトで使われているのはスキャンコードセット2です。

セットタイプマティックレート/ディレイの設定コマンドとは、キーを押して最初のキー出力からオートリピートが始まるまでのディレイと、オートリピートのレート(秒間文字数)を設定するコマンドです。

セットキータイプとは、指定した各キーをメイクのみ、メイク/ブレーク、またはオートリピートありの動作に設定するコマンドで、セットオールキーとは、すべてのキーを同様にいずれかの動作に設定するコマンドです。ただし、これらのコマンドで影響を受けるのは、スキャンコードセットが3の場合のみです。

また、ID 読み出しコマンドでキーボードからIDを読み出せます。IDの種類にはいくつかあるのですが、残念ながらそのIDからは、日本語キーボードと英語キーボードを識別できるわけではありません。これらのキーボードの判定は、手動で指定する以外に方法がないようです。

● キーボードデータのフォーマット

キーボードから送信されるコードは、そのとき動作しているスキャンコードセットにより異なります。デフォルトで使われているのはスキャンコードセット2ですが、詳細については後述するキーコード変換方法の節で説明します。

● マウスコマンドと応答データ

表2にマウスコマンドと応答データを示します。表中にもあるようにPS/2マウスには、リセットラップモード、セットリモートモード、セットストリームモード、セットラップモードの四つのモードがあります。

マウスの電源ON時やリセットコマンド時にはリセットラップモードに入ります。するとマウスは自己診断を行い、ホストに完了コード(AAh)とマウスID(00h)を返して、次のようなデフォルトの状態になります。

- サンプリングレート : 100 サンプリング/秒
- 解像度 : 4 カウント/mm
- スケーリング : リニアスケーリング
- データ転送モード : ストリームモード

この状態でマウスはディセーブルとなり、ホストからイネーブルコマンドが送られてくるのを待ちます。

セットリモートモードはホストからコマンド(リードデータ)を発行されないとマウスのデータを送信しないモードです。

セットストリームモードはホストからコマンドを送らなくて

も、マウスの移動を検出したり、ボタンが押された場合にデータを送るモードです。

リセットラップモードとはリセットコマンドからセットラップモードコマンド以外は、マウスに送信されたデータをそのまま返すモードです。

また、スケーリングとは、マウスをゆっくり動かしたときは移動量を小さく、すばやく動かしたときは移動量を大きくする動作で、セットストリームモードの時のみ有効です。

● マウスデータのフォーマット

表3に移動量やボタンの状態を示すマウスデータのフォーマットを示します。現在PS/2マウスには、ごく標準的な2ボタンマウスや、ホイール付きマウス、ホイール付きの5ボタンマウスがあります。ホイール付きマウスや5ボタンマウスは、通常の手順でマウスを初期化しても、標準2ボタンマウスとしてしか動作しません。

ホイール機能や5ボタン機能を生かすには、セットサンプリングレートコマンドを次のように連続して発行します。

- セットサンプリングレート：200
- セットサンプリングレート：100
- セットサンプリングレート：80

この次にID読み出しコマンドを発行し、その値が03hの場合は、ホイール付きマウスであると判定でき、表3(b)のフォーマットでデータを送ってきます。ホイール付きマウスでない場合は、IDを取得しても00hのままとなります。

さらに同様に、

- セットサンプリングレート：200
- セットサンプリングレート：200
- セットサンプリングレート：80

とセットサンプリングレートコマンドを発行してからIDを取得し、その値が04hであれば、ホイール付き5ボタンマウスと判定でき、表3(c)のフォーマットでデータを送ってきます。

2 M16Cマイコンのシリアルコントローラ仕様とPS/2インターフェース

● SIOのクロック同期モードの機能

今回採用したM16Cマイコンには3チャンネルのシリアルコントローラ(以下SIO)があり、チャンネル0と1はほぼ同じ機能で、チャンネル2が若干仕様が異なるSIOになっています。

図3でわかるように、DATA線は調歩同期式に見えますが、データ転送時の各クロックがデバイス側の出力するクロックに同期していることから、受信時はCLKの立ち上がりでDATAをサンプリング、送信時はCLKの立ち下りで1ビットずつ出力するクロック同期式モードを使うしかありません。

しかし、M16CのSIOはクロック同期モードで使用すると、スタートビットやパリティは付加できない仕様になっています。ク

〔表3〕マウスデータのフォーマット

ビット	7	6	5	4	3	2	1	0
バイト1	Y オーバー フロー	X オーバー フロー	Y 符号 ビット	X 符号 ビット	"1"	中 ボタン	右 ボタン	左 ボタン
バイト2	X 移動量							
バイト3	Y 移動量							

(a) 標準2ボタン(3ボタン)マウス

ビット	7	6	5	4	3	2	1	0
バイト1	Y オーバー フロー	X オーバー フロー	Y 符号 ビット	X 符号 ビット	"1"	中 ボタン	右 ボタン	左 ボタン
バイト2	X 移動量							
バイト3	Y 移動量							
バイト4	Z 移動量							

(b) ホイール付きマウス

ビット	7	6	5	4	3	2	1	0
バイト1	Y オーバー フロー	X オーバー フロー	Y 符号 ビット	X 符号 ビット	"1"	中 ボタン	右 ボタン	左 ボタン
バイト2	X 移動量							
バイト3	Y 移動量							
バイト4	"0"	"0"	第5 ボタン	第4 ボタン	Z 移動量			

(c) ホイール付き5ボタンマウス

注：いずれもボタンが押されているとき"1"

ロック同期モードを使いつつ、スタートビットやパリティを付加する工夫が必要です。

● ポートやカウンタも使った裏技回路？

当初はマイコンの外に74TTLを1、2個並べて、オープンドレイン出力やDATA線を送信/受信に切り分ける回路を構成していました。しかしせっかく高機能な周辺コントローラを内蔵した組み込みマイコンを使っているのに、なんとか外付け回路なしでPS/2デバイスを接続できないものか、ない知恵をあれこれ絞ってみました。

ここで筆者が注目したのが、TxDoとTxD1をオープンドレインで出力できる機能です。これが使えれば、TxDoとRxDを直接ワイヤード接続してDATA線にすることができ、外付けにオープンコレクタのドライバを接続せずに済みます。

また、M16Cには豊富なパラレルI/Oポートやカウンタ/タイマコントローラがあります。ポートを使ってCLK線やDATA線の現在の状態を調べたり、逆に強制的に"L"に制御したり、CLK線のクロック数をカウントして現在何ビット目を受信中かを判定できます。

M16Cの場合、オープンドレイン駆動対応のポートは一部のポートに限られていますが、"L"の出力は通常ポートでも電氣的に問題ありませんし、"H"の状態を出力するにはポートの方向を入力に切り替え、プルアップ抵抗により疑似的にオープンドレイン駆動状態を実現できます。

もちろんM16Cのポートはビット単位に入出力方向を制御で

き、さらにプルアップ抵抗まで内蔵しています。ただし、マイコンに内蔵されているプルアップ抵抗は非常に抵抗値が高いため、“L”から“H”まで状態が変わるのに非常に時間がかかります。そのためクロックの立ち上がりになだらかすぎると、一部のキーボードではうまく動作しない場合もあるようです。そこで、プルアップ抵抗は外付けで4.7kΩ程度のものを実装しました。


こうして考えた回路が、図4のPS/2インターフェース回路です。外付け部品はプルアップ抵抗のみというシンプルさです。なおM16Cのポート番号の命名は、“P”の後に8ビット単位で付けられたポート番号と、その中の何ビット目かを示す2桁(ポート10は3桁)の番号で表します。たとえば“P64”とは、ポート6のビット4を意味します。

● データ受信時の動作

図5(a)にデータ受信時の動作を示します。デバイスのハードウェアリセットは、ポートに“L”を出力することで行います。このとき、同時にタイマAチャンネル3/4(以降TA3/4)のタイマを立ち上がりエッジ動作でダウンカウント、カウント値2(正確には、アンダーフローで割り込みを発生するので、2-1で1)に設定しておきます。さらにSIOは受信可能状態にしておきますが、割り込みは禁止状態に設定しておきます。ハードウェアリセットの解除はポートを入力方向にすることで、CLK線とDATA線はプルアップ抵抗により“H”の状態となります。

リセット解除によりCLK線が“L”→“H”になり1クロック、そしてデバイスから最初のデータが送られてくると、そのスタートビットのクロックを受信した時点でTA3/4のカウントがアンダーフロー割り込みを発生させます。この割り込みでデータ受信用のシフトレジスタをクリアし、スタートビットを読み飛ばしてビット0からデータを格納させる準備をします。またRxD0/1の受信完了割り込みを有効にしておきます。さらにTA3/4のカウント値に11(同11-1で10)を設定します。次のクロックの立ち上がりが入力された時点で、ビット0のデータがシフトレジスタにサンプリングされます。

〔図4〕PS/2インターフェース回路



こうして8ビット分受信した時点でRxD0/1の受信完了割り込みが発生します。ここで受信データを取り出します。しかしデバイスは、さらにパリティとストップビットを送信してきます。RxD0/1のシフトレジスタにはビット0としてパリティ、ビット1としてストップビットが受信されてしまっていますが、これは無視します。

そして次のデータのスタートビットとクロックを受信した時点で、TA3/4のカウントがアンダーフロー割り込みを発生させます。この時点でRxD0/1のシフトレジスタのビット3にスタートビットも受信されていますが、もう一度仕切り直しということでシフトレジスタをクリアし、次のビット0から受信をはじめるわけです。

このようにRxD0/1の受信シフトレジスタにスタートビットやパリティなどのゴミ(?)が詰まってもそれをクリアし、カウンタでクロックをカウントしながら、必要な8ビットのデータ部分のみDATA線から切り出して受信するという動作をさせます。

なお、パリティを受信しても受信シフトレジスタに残ったままの状態で棄てることになるので、パリティのチェックはできません。

● データ送信時の動作

データ送信時の動作を図5(b)に示します。送信はもっともアクロバティックです(笑)。まずTA3/4のカウント値を取得して、現在データ受信中でないことを確認します。次にポートP60/73を出力方向にして“L”を出力します。これによりCLK線が“L”になりデバイスに対して送信中止を要求します。この時間は十分に長い時間が必要なので、タイマBチャンネル0/1(以降TB0/1)をタイマ割り込みモードに設定し、次にタイマ割り込みが発生するまで出力します。また、TA3/4のカウント値に13(実際には13-1で12)を設定しておきます。

タイマ割り込みが発生したら、次はP64/P75を制御してDATA線も“L”にします。また、ここでTxD0/1を初期化して送信データを書き込みます。実際に送信するデータは1ビットシフトし、ビット0を“0”にしてスタートビットを付加したデータを送信バッファに書き込みます。そして、この時点ではTxD0/1のクロックの極性を立ち上がりエッジに設定しておきます。

さらに次のタイマ割り込みでP60/73を入力方向に切り替えると、プルアップ抵抗によりCLK線は“H”になります。これはクロックの立ち上がりエッジとみなされ、TxD0/1からビット0のデータが出力されます。ただし、すでにDATA線は“L”の状態なので、スタートビットの状態は変わりません。そしてTxD0/1のほかの制御レジスタはそのまま、クロックの極性設定のみ立ち下がりエッジに設定します。

あとはデバイスからクロックが出力され、クロックの立ち上がりで次々とデータビットを出力していきます。

さて、TxD0/1が8ビット分出力し終わったとしても、実際にはスタートビットを付加したデータなので、ビット6までしか送信していません。また、さらにパリティとストップビットの送信

も必要です。そこで、1バイト分のデータを送信し終えたら TxDo/1 の送信 (正確には送信バッファが空になった) 割り込みを発生させ、ビット 0 に送信するデータの残りのビット 7 を、ビット 1 にあらかじめ計算しておいたパリティを、ビット 2 以降はすべて“1”にしたデータを送信バッファに書き込みます。

この残りのビットの出力の処理が遅くなると、ビット 7 以降のデータ出力が間に合わず、正しくデバイスに送信されないかもしれないと思われそうですが、M16C の SIO の出力バッファは、実際の出力用シフトレジスタと出力データバッファの 2 段構成になっていて、出力データバッファが空になった時点で割り込みが発生します。よって最初のデータが 1 ビットずつ出力されているときに送信割り込みが発生することになるので、あわてて残りのデータを用意することはありません。十分時間があります。

こうしてビット 7 とパリティ、ストップビットを送信し、最後にもう 1 クロックだけデバイスからクロックが出力されてデータ送信は完了します。TxDo/1 の出力シフトレジスタには、ストップビット以降の“1”のデータがまだ一部出力されずに残っていますが、これは無視してかまいません。TxDo/1 が“1”を出力していても、オープンドレイン駆動なので、デバイス側が“L”を出力すれば DATA 線は“L”になるので問題なく通信が行えます。

さて、ホストからコマンドを送信すると、必ずデバイスから応答コードが返ってきます。この応答コードのスタートビットのクロックの立ち上がりを受信した時点で、最初に設定しておいた TA3/4 のアンダーフロー割り込みが発生するというわけです。以降の処理は、データ受信と同様になります。

このように、データ送信の基本的アイデアは、スタートビットやパリティを付加するために 2 バイトにわけて送信するという点です。デバイスからデータを受信するときはホスト側の判断でパリティを無視できますが、ホストからコマンドを送るときは、正しいパリティを出力しないとデバイスがコマンドを受け取ってくれないからです。

また、スタートビットのところでクロックの極性を変更する部分は苦肉の策です。図 3 を見るとわかるように、データ送信時は CLK 線を先に“L”にして送信停止要求を出すところから始まり、CLK 線が“L”の途中で DATA 線を“L”にしてスタートビットが開始される格好になります。データ送信時の基本である「立ち下がりエッジで出力」という設定を、送信開始時点では設定することができないわけです。

本来、すでにシリアルデータ送受信中の段階でクロック極性を変更するなど、正常な使い方とはいえませんが、今のバージョンの M16C では動作していますが、M16C のロットが変わったら、もしかしたら動作しなくなる可能性もあります。まあ、そのときはそのときです(笑)。


3

システムキーボード/
システムマウス仕様

たとえば、キーボードコマンドと呼んだ場合、ホスト CPU か

(図 5) PS/2 データ送受信の動作

TA3/4 割り込み



TA3/4 の送信割り込み (送信バッファが空になった) はこのあたりで発生する
(b) ホスト→デバイス(データ送信)

〔表5〕PS/2 キーボードスキャンコードとマトリクスコード対応表

キーマトリクスコード (16進数)	日本語 キートップ	英語 キートップ	PS/2 メイク コード	キーマトリクスコード (16進数)	日本語 キートップ	英語 キートップ	PS/2 メイク コード
01	半角/全角	~ / '	0E	56	PageDown	PageDown	E0 7A
02	! / 1	! / 1	16	57			
03	" / 2	@ / 2	1E	58			
04	# / 3	# / 3	26	59	→	→	E0 74
05	\$ / 4	\$ / 4	25	5A	Num Lock	Num Lock	77
06	% / 5	% / 5	2E	5B	7	7	6C
07	& / 6	^ / 6	36	5C	4	4	6B
08	' / 7	& / 7	3D	5D	1	1	69
09	(/ 8	* / 8	3E	5E			
0A) / 9	(/ 9	46	5F	/	/	E0 4A
0B	0) / 0	45	60	8	8	75
0C	= / -	= / -	4E	61	5	5	73
0D	/ ^	+ / =	55	62	2	2	72
0E	/ ¥		6A	63	0	0	70
0F	BackSpace	BackSpace	66	64	*	*	7C
10	Tab	Tab	0D	65	9	9	7D
11	Q	Q	15	66	6	6	74
12	W	W	1D	67	3	3	7A
13	E	E	24	68	.	.	71
14	R	R	2D	69	-	-	7B
15	T	T	2C	6A	+	+	79
16	Y	Y	35	6B			
17	U	U	3C	6C	Enter (10 キー)	Enter (10 キー)	E0 5A
18	I	I	43	6D			
19	O	O	44	6E	ESC	ESC	76
1A	P	P	4D	6F			
1B	/ @	{ / [54	70	F1	F1	05
1C	{ / [} /]	5B	71	F2	F2	06
1D				72	F3	F3	04
1E	CapsLock	CapsLock	58	73	F4	F4	0C
1F	A	A	1C	74	F5	F5	03
20	S	S	1B	75	F6	F6	0B
21	D	D	23	76	F7	F7	83
22	F	F	2B	77	F8	F8	0A
23	G	G	34	78	F9	F9	01
24	H	H	33	79	F10	F10	09
25	J	J	3B	7A	F11	F11	78
26	K	K	42	7B	F12	F12	07
27	L	L	4B	7C	Print Screen	Print Screen	E0 7C 84
28	+ / ;	: / ;	4C	7D	Scroll Lock	Scroll Lock	7E
29	* / :	" / '	52	7E	Pause	Pause	E1 14 (77) E0 7E
2A	/ / }	/ / ¥	5D	7F	(Win-L)	(Win-L)	E0 1F
2B	Enter	Enter	5A	80	(Win-R)	(Win-R)	E0 27
2C	Shift (L)	Shift (L)	12	81	(App)	(App)	E0 2F
2D		Macro	61	82			
2E	Z	Z	1A	83	無変換		67
2F	X	X	22	84	前候補		64
30	C	C	21	85	カタカナ		13
31	V	V	2A	86			
32	B	B	32				
33	N	N	31	C3			
34	M	M	3A	C4	Power	Power	E0 37
35	< / ,	< / ,	41	C5	Sleep	Sleep	E0 3F
36	> / .	> / .	49	C6	Wake-up	Wake-up	E0 5E
37	? / /	? / /	4A	C7			
38	_ / ¥		51	C8	E-mail	E-mail	E0 48
39	Shift (R)	Shift (R)	59	C9	WWW Home	WWW Home	E0 3A
3A	Ctrl (L)	Ctrl (L)	14	CA	WWW Favorites	WWW Favorites	E0 18
3B				CB	WWW Search	WWW Search	E0 10
3C	Alt (L)	Alt (L)	11	CC	WWW Refresh	WWW Refresh	E0 20
3D	Space	Space	29	CD	WWW Stop	WWW Stop	E0 28
3E	Alt (R)	Alt (R)	E0 11	CE	WWW Forward	WWW Forward	E0 30
3F				CF	WWW Back	WWW Back	E0 38
40	Ctrl (R)	Ctrl (R)	E0 14	Do	Media	Media	E0 50
41				D1	Play/Pause	Play/Pause	E0 34
4A				D2	Stop	Stop	E0 3B
4B	Insert	Insert	E0 70	D3	Prev Track	Prev Track	E0 15
4C	Delete	Delete	E0 71	D4	Next Track	Next Track	E0 4D
4D				D5	Volume Up	Volume Up	E0 32
4E				D6	Volume Down	Volume Down	E0 21
4F				D7	Mute	Mute	E0 23
50	←	←	E0 6B	D8	My Computer	My Computer	E0 40
51	Home	Home	E0 6C	D9	Calculator	Calculator	E0 2B
52	End	End	E0 69	DA	Screen Saver	Screen Saver	E0 4B
53				DB	Rec	Rec	E0 1C
54	↑	↑	E0 75	DC	Rew	Rew	E0 43
55	↓	↓	E0 72	DD	Minimize	Minimize	E0 22
	PageUp	PageUp	E0 7D	DE	Eject	Eject	E0 1D

らマイコンへのキーボード制御コマンドなのか、PS/2 キーボードへマイコンが出力するキーボードコマンドか不明瞭になるので、以降では、マイコンとPS/2 キーボード側の生のコマンドやデータを示す場合はPS/2 キーボード〇〇、マイコンとホストCPUの間のコマンドやデータを示す場合はシステムキーボード〇〇と呼ぶことにします。

● スキャンコードとコード変換

PS/2 キーボードにはいくつかスキャンコードセットがあり、デフォルトではスキャンコードセット2が使われていることは説明しました。スキャンコードセット2は、基本的にはキーを押したときに1バイトのメイクコードが、キーを離したときにブレイクコードプリフィックスとしてF0hが付加されたコードが送られます。たとえば“A”キーを押して離すと、押した瞬間に1Chが、離した瞬間にF0h、1Chのデータがホストに出力されます。またオートリピートが働いたときは、メイクコードのみが連続して出力されます。一部特殊なキーは、メイクコードも複数バイトからなり、可変長のデータフォーマットになっています。これをマイコンを使って、すべてのキーとメイク/ブレイクで統一的なコード(キーマトリクスコードと呼ぶことにする)に変換します。

また、せっかく間にマイコンを入れて変換しているので、キーマトリクスコードに変換するだけでなく、直接ASCIIコードに変換するモードも設け、より低レベルのI/O処理でも直接ASCIIコードが使えるようにも考えてみました。

それともう一つ、PS/2 キーボードからのデータを直接ホストCPUで受信したり、PS/2 キーボードコマンドを直接送信するためのダイレクトモードも実装することにしました。ダイレクトモードではマイコンはコマンドやスキャンコードの変換なしに、PS/2 キーボードとホストCPUの間のデータを受け渡しします。

● キーマトリクスコード

PS/2 キーボードのキーの個数は、106/109 日本語キーボードなどと呼ばれるように、通常は128個ありません。メイク/ブレイクを示すビットを最上位ビットに割り当てて8ビットで収めることも可能です。しかし、将来的な拡張を見越して、キーマトリクスコードは8ビット分を確保し、メイク/ブレイクや、

その他のフラグ情報として上位8ビットを追加した、16ビット固定長を採用することにしました。

表5にPS/2キーボードのメイクコード(スキャンコードセット2のとき)とキートップの文字、そして変換後のキーマトリクスコードの一覧を示します。たとえば“A”キーを押した場合、PS/2キーボードからの1ChをホストCPUへは001Fhとして、離した場合はPS/2キーボードからのF0h 1ChをホストCPUへは801Fhと変換します。またオートリピート時は001Fhを連続して出力します。

表の形では見にくいので、図6に109日本語キーボードにおけるキーマトリクスコードの配列のようすを示します。

● システムキーボードコマンド

表1に示したように、PS/2キーボードを制御するにはさまざまなPS/2キーボードコマンドがありました。その中にキーボードID読み出しコマンドがあります。しかし、このコマンドでは101英語キーボードと106日本語キーボードの判定はできません。よって、キーボードの種類はホストから設定しなければなりません。

また、人によってはオートリピートまでの時間(ディレイ)を短くしたり、リピートを早く(レートを増く)したい人もいでしょう。これらの設定は、ホストCPUからも設定できるように、システムキーボードコマンドとして実装します。

キーボードのLEDは、通常はマイコンが自動的に点灯制御をするようにしましたが、ホスト側に本格的なOSを載せた場合など、キーボードを密に制御する本格的なドライバを載せたときに、ホストからLEDの点灯状態を制御できるようにも考えました。

● システムマウスデータのフォーマット


マウスから送られてくるデータは、標準マウスの場合は3バイト、ホイール付きマウスの場合は4バイトであることは説明しました。これもデータが可変長になっているので、そのままではホスト側で統一的な制御ができなくなります。

そこでマウスについても、マイコンでマウスの種類の自動判定を行い、受信したデータのフォーマットを変換して、標準マウスやホイール付きマウスでも同一のデータフォーマットでホストに返すようにします。

システムマウスデータのフォーマットは、まったく新規に規定してもよいのですが、それぞれのマウスのデータフォーマットの前頭3バイトは互換性があることもあり、表3(c)のホイール付き5ボタンマウスのフォーマットを基本に一部変更を加えたフォーマットとしました。標準マウスの場合は、Z軸方向の移動量は常にゼロで、第4ボタンと第5ボタンは押されていない状態に変換します。また、ホイール付きマウスの場合は、Z軸方向の移動量を4ビットで表現できる範囲にクリッピングし、第4ボタンと第5ボタンは押されていない状態に変換することで、同じくフォーマットを合わせます。

● システムマウスコマンド

PS/2マウスも基本的にはマイコンにより自動的に初期化しま



(図6) 109日本語キーボードのマトリクスコード一覧

すが、サンプリングレートや解像度、スケールの設定は、ホストからも任意に指定できるようにコマンドを設けます。また、自動判定したマウスの種類をホスト側でも取得できるようなシステムマウスコマンドも用意しました。

また、マイコンによる PS/2 マウスの自動制御モードのほかに、ホスト側が直接マウスの PS/2 インターフェースに対してコマンドを送信したり、受信したデータをダイレクトに取得できるよう、ダイレクトモードも用意しました。

4 マイコンファームウェアの処理概要

● 割り込み駆動は PS/2 デバイスのみ

じつは当初、PS/2 デバイスとの通信部分は 1 ビット単位でソフトウェアでポーリングする方法を採っていました。しかしあまりに負荷が重く、今後電源制御など他の処理が増えたとき、ビットの取りこぼしなどが発生する可能性も考えられます。そこで最終的に PS/2 デバイスとのデータ送受信は、すでに説明したようなシリアルコントローラ/カウンタ/タイマ/ポート機能を総動員し、割り込みで対処する方法を採りました。

しかし、キーボードとマウスは同時に動かすので、同時に割り込みが発生することも十分に考えられます。


● ホスト CPU からのコマンド処理はポーリング

そこでホスト CPU からのコマンド処理は、ポーリングで処理する方針とします。つまり、PS/2 デバイスとの通信が忙しいときは、割り込みが多発してメインループの実行が遅くなってもかまわないとするのです。

図 7 に示すように、メインは大きなループ構成とし、それぞれの処理はできるだけ小さな処理単位として、できるだけメインループを速く回すように心がけます。

とはいえ、ホスト CPU がコマンドを発行してからそれが実行されるまで、かなりの時間が必要になります。そこで、ホスト

〔図 7〕マイコンファームウェアの基本構造



からのほとんどのコマンドは発行後、ビジー/レディフラグを見る、もしくは割り込みでコマンドの実行終了を判定するプロトコルを採用することで、マイコンがそのコマンドの処理にとりかかれなくても、ホスト側を待たせることができるようにします。そのためのしくみは後述する PCI デバイスの中にハード的に用意します。

5 システムコントローラ PCI デバイスのハードウェア

● PCI バスとマイコン(M16C)の橋渡し

M16C の外部バスでは PCI バスと直接接続することはできないので、PCI バスと M16C の間を橋渡しする PCI デバイスが必要です。ただし、M16C の外部バスアクセスを PCI バスアクセスにブリッジさせるなどの処理を行う必要はありません。PCI 側から見えるレジスタとマイコン側から見えるレジスタというように、PCI デバイス内部に 2 ポートレジスタを用意してアクセスさせるだけです(リスト 1、図 8)。とはいえ、単なる 2 ポートレジスタというわけではありません。

たとえば、ホストからコマンドを発行したときのコマンド実行中を示すビジービットの制御を考えます。単純に考えた場合、コマンドを受け取るマイコン側がビジービットを立てて、コマンドの実行が終わったらクリアするという処理が考えられます。しかし、マイコン側がすぐにはコマンドを受け取れない場合、ホスト側はコマンドを発行した後すぐにビジービットを読み出し、ビジービットがクリア状態なのでコマンドの実行が終了したものと誤認識してしまう可能性もあります。


とくに今回は、ファームウェアの構造で説明したように、PCI 側からのアクセスをポーリングで処理するようにしたので、PCI 側からコマンドを発行してからマイコンがそれを受け取るまでのタイムラグが十分考えられます。

そこで、コマンドをコマンドレジスタに書き込むと同時に、コマンドビジービットがセットされるようなハードウェアを構成します。これならば、マイコンが忙しくてコマンドをすぐに受け取れない状態でも、コマンド発行と同時にビジー状態が示されるので、ホスト側がコマンドの実行終了を正しく認識することができます。

● 割り込み制御回路

また、今回はビジーやレディビットをポーリングで調べるこ

〔図 8〕システムコントローラ PCI デバイスの構造



とも可能ですが、ホスト側へはこれらの状態の変化を、すべて割り込みでも通知できるようなハードウェアにします。ビジィやレディと連動して、割り込み出力が許可状態であれば、ホストに対して割り込みを出力する(INTn#をアサートする)回路も実装します。

さらに PCI デバイスなので、割り込みは共有可能に設計しなければなりません。他の割り込みと共有されると、自分が割り込みを出力していないのに、割り込み処理ルーチンが呼び出さ

れる場合があるので、必ずステータスレジスタを用意して割り込みを出力しているか否かを判定できるようにします。割り込みステータスが立っていないのに割り込み処理ルーチンが呼ばれた場合は、割り込みを共有しているほかのデバイスが割り込みを出力していると判断して、自分のデバイスに対しての割り込み処理はとくに行わずに、そのシステムで規定された割り込み処理の終了処理(たいていの場合はそのままリターン)をします。

[リスト 1] システムコントローラの VHDL ソース

<pre> ~中略~ -- ***** LOCAL IO ACCESSA時の動作 ***** -- when LOCAL IO ACCESS => if (PCI BusCommand(0) = '1') then -- I/O ライトサイクル case PCI Address(5 downto 2) is when "0000" => -- +00h 割り込み制御レジスタ if (C nBE(1) = '0') then INT Mask <= PCIAD(15 downto 8); end if; when "0010" => -- +08h キーボード制御レジスタ/マウス制御レジスタ if (C nBE(1) = '0') then KEY Command(15 downto 8) <= PCIAD(15 downto 8); end if; if (C nBE(0) = '0') then KEY Command(7 downto 0) <= PCIAD(7 downto 0); end if; if (C nBE(1) = '0') or (C nBE(0) = '0') then KEY WriteFlg <= '1'; -- キーボード制御レジスタ書き込みフラグセット end if; when "0011" => -- +0Ch マウス制御レジスタ if (C nBE(1) = '0') then MOUSE Command(15 downto 8) <= PCIAD(15 downto 8); end if; if (C nBE(0) = '0') then MOUSE Command(7 downto 0) <= PCIAD(7 downto 0); end if; if (C nBE(1) = '0') or (C nBE(0) = '0') then MOUSE WriteFlg <= '1'; -- マウス制御レジスタ書き込みフラグセット end if; when others => null; end case; end if; </pre>	<pre> end case; else -- I/O リードサイクル case PCI Address(5 downto 2) is when "0000" => -- +00h 割り込み制御レジスタ PCIAD Port(31 downto 16) <= (others => '0'); -- +02h~03h PCIAD Port(15 downto 8) <= INT Mask; -- +01h PCIAD Port(7 downto 0) <= INT Stat; -- +00h when "0010" => -- +08h キーボード制御レジスタ/マウス制御レジスタ PCIAD Port(31) <= MOUSE DataEn; -- +0Bh PCIAD Port(30) <= MOUSE CmdBusy; PCIAD Port(29 downto 24) <= MOUSE Signal; PCIAD Port(23) <= KEY DataEn; -- +0Ah PCIAD Port(22) <= KEY CmdBusy; PCIAD Port(21 downto 16) <= KEY Signal; PCIAD Port(15 downto 0) <= KEY Data; -- +08h~09h if (C nBE(0) = '0') or (C nBE(1) = '0') then KEY DataEn CLR <= '1'; -- キーボードデータタイネブルクリア信号 end if; when "0011" => -- +0Ch マウス制御レジスタ PCIAD Port(31 downto 0) <= MOUSE Data; -- +0Ch~0Fh MOUSE DataEn CLR <= '1'; -- マウスデータタイネブルクリア信号 when others => PCIAD Port(31 downto 0) <= (others => '0'); end case; LOCAL DTACK <= '1' ; -- ローカルバスシーケンサ データ転送完了フラグ セット LOCAL NEXT STATE := LOCAL STATE COMP; ~中略~ </pre>
--	--

(a) PCI 側レジスタ

<pre> ~中略~ SYSCTRL Read equ : process (int KWRn, KRdn, KCSn, KA) begin if (KRdn = '0') and (int KWRn = '1') and (KCSn = '0') then case KA(5 downto 0) is when "000000" => -- +00h PCI バスリセットフラグレジスタ KD Port(7) <= PCIBus RST; KD Port(6 downto 0) <= M16C ReadCount; when "000001" => -- +01h PCI アクセスフラグレジスタ KD Port(7) <= SYSTEM WriteMark; KD Port(6) <= LED WriteMark; KD Port(5) <= POWER WriteMark; KD Port(4) <= TK AccStartMark; KD Port(3) <= MOUSE WriteMark; KD Port(2) <= KEY WriteMark; KD Port(1 downto 0) <= (others => '0'); end case; end if; </pre>	<pre> when "001000" => -- +08h キーボード制御レジスタ(コマンド下位) KD Port <= KEY Command(7 downto 0); when "001001" => -- +09h キーボード制御レジスタ(コマンド上位) KD Port <= KEY Command(15 downto 8); when "001010" => -- +0Ah キーボード制御レジスタ KD Port(7) <= KEY DataEn; KD Port(6) <= KEY CmdBusy; KD Port(5 downto 0) <= KEY Signal; when "001011" => -- +0Bh マウス制御レジスタ KD Port(7) <= MOUSE DataEn; KD Port(6) <= MOUSE CmdBusy; KD Port(5 downto 0) <= MOUSE Signal; when "001100" => -- +0Ch マウス制御レジスタ(コマンド下位) </pre>
---	---

(b) M16 側レジスタ

〔リスト1〕 システムコントローラの VHDL ソース(つづき)

<pre> KD Port <= MOUSE Command(7 downto 0); when "001101" => -- +0Dh マウス制御レジスタ(コマンド上位) KD Port <= MOUSE Command(15 downto 8); ~中略~ when others => -- その他のレジスタ KD Port <= (others => '0'); -- すべて0を返す end case; end if; end process SYSCTRL Read equ; SYSCTRL Write equ : process (int KWRn, KRdn, KCSn, KA) begin if (int KWRn'event and int KWRn = '1') then if (KRdn = '1') and (KCSn = '0') then case KA(5 downto 0) is when "000000" => -- +00h M16C→PCI レジスタ リセット処理 KEY Signal <= "000011"; -- モード3(デフォルト) KEY Data <= (others => '0'); MOUSE Signal <= "000001"; -- モード1(デフォルト) MOUSE Data <= (others => '0'); ~中略~ when "001000" => -- +08h キーボード制御レジスタ(データ下位バイト) </pre>	<pre> KEY Data(7 downto 0) <= KD; when "001001" => -- +09h キーボード制御レジスタ(データ上位バイト) KEY Data(15 downto 8) <= KD; when "001010" => -- +0Ah キーボード制御レジスタ KEY Signal <= KD(5 downto 0); when "001011" => -- +0Bh マウス制御レジスタ MOUSE Signal <= KD(5 downto 0); when "001100" => -- +0Ch マウス制御レジスタ(データバイト0) MOUSE Data(7 downto 0) <= KD; when "001101" => -- +0Dh マウス制御レジスタ(データバイト1) MOUSE Data(15 downto 8) <= KD; when "001110" => -- +0Eh マウス制御レジスタ(データバイト2) MOUSE Data(23 downto 16) <= KD; when "001111" => -- +0Fh マウス制御レジスタ(データバイト3) MOUSE Data(31 downto 24) <= KD; ~中略~ when others => -- その他のレジスタ null; end case ; end if ; end if ; end process SYSCTRL Write equ; </pre>
--	---

(b) M16 側レジスタ(つづき)

〔表6〕 システムコントローラ(キーボード/マウス関連)レジスタ一覧

オフセット	名 称
+00h	割り込みステータスレジスタ
+01h	割り込みマスクレジスタ
+02h ~ +07h	(予約)
+08h ~ +09h	システムキーボードデータ/コマンドレジスタ
+0Ah	システムキーボード制御レジスタ
+0Bh	マウス制御レジスタ
+0Ch ~ 0Fh	マウスデータ/コマンドレジスタ
+10h ~ 13h	TK アドレス/制御レジスタ
+14h ~ 17h	TK データレジスタ
+18h ~ 1Bh	電源制御レジスタ
+1Ch ~ 1Fh	LED 点灯制御レジスタ
+20h ~ 3Bh	(予約)
+3Ch ~ 3Dh	システムコントローラ通信制御レジスタ
+3Eh ~ 3Fh	制御権管理レジスタ

(a) PCI 側レジスタマップの概要

オフセット	名 称
+00h	PCI バスリセットフラグレジスタ
+01h	PCI バスアクセスフラグレジスタ
+02h ~ +07h	(予約)
+08h ~ +09h	システムキーボードデータ/コマンドレジスタ
+0Ah	システムキーボード制御レジスタ
+0Bh	マウス制御レジスタ
+0Ch ~ +0Fh	マウスデータ/コマンドレジスタ
+10h ~ 13h	TK アドレス/制御レジスタ
+14h ~ 17h	TK データレジスタ
+18h ~ 1Bh	電源制御レジスタ
+1Ch ~ 1Fh	LED 点灯制御レジスタ
+20h ~ 3Bh	(予約)
+3Ch ~ 3Dh	システムコントローラ通信制御レジスタ
+3Eh ~ 3Fh	制御権管理レジスタ

(b) マイコン側レジスタマップの概要

オフセット +00h/01h 以外, PCI バス側と同じ構成となっている
(データレジスタの読み書き方向などは逆)

▶ 割り込み制御レジスタ

オフ セット	サイズ (ビット)	R/W	名 称	説 明
+00h	8	R	割り込みステータスレジスタ	ビット7(拡張用) ビット6(拡張用) ビット5 電源制御割り込み ビット4 TK アクセス完了割り込み ビット3 マウス割り込み ビット2 キーボード割り込み ビット1~0(拡張用) “1”: 割り込み要求中/“0”: 割り込み非要求中 割り込み要求の解除は, 各割り込み要因の手順に従う
+01h	8	R/W	割り込みマスクレジスタ	ビットの割り当ては割り込みステータスレジスタと同じ “1”: 割り込み許可/“0”: 割り込み禁止

(c) PCI 側割り込み/キーボード/マウスレジスタの詳細

〔表6〕システムコントローラ(キーボード/マウス関連)レジスタ一覧(つづき)

▶システムキーボード制御レジスタ

オフセット	サイズ (ビット)	R/W	名 称	説 明
+08h	8/16 8/16	R W	システムキーボードデータレジスタ システムキーボードコマンドレジスタ	キーボード→ホストへの読み出し専用レジスタ ホスト→キーボードへの書き込み専用レジスタ データレジスタとコマンドレジスタは同じアドレスだが独立したレジスタとして実装されている
+0Ah	8	R	システムキーボード制御レジスタ	ビット7 キーボードデータレジスタ有効ビット “1”でキーボードデータレジスタに有効なデータがある キーボードデータレジスタを読み出すとクリアされる ビット6 キーボードコマンド実行ビット “0”でキーボードコマンド書き込み可能, “1”でキーボードコマンド実行中 キーボードコマンドレジスタに書き込むとセットされる ビット1~0 キーボード制御モードステータス(モード0~3)

▶システムキーボード受信データ

システムキーボードコマンド応答データ時	
ビット15	“1”: キーボードコマンド応答データフラグ
ビット7~0	コマンド応答コード

▶システムキーボード受信データ

キーボード受信データ時	
ビット15	“0”: キーボード受信データフラグ
ビット14	“0”: メイク/“1”: ブ레이크フラグ(オートモード0/1) 常時“0”(ASCIIモード)
ビット7~0	マトリクスコード(オートモード0/1) ASCIIコード(ASCIIモード)

▶システムキーボードコマンド/応答コード

コマンド	コマンドコード	応答コード
キーボードリセット	8000h	正常時: 00h/異常時: FFh
キーボード制御モード設定	81xxh 00h モード0(ダイレクトモード) 01h モード1(ASCIIモード) 02h モード2(LED自動点灯制御なし) 03h モード3(LED自動点灯制御あり)	00h
キーボードタイプ設定	82xxh 00h 101(104)英語キーボード 10h 106(109)日本語キーボード 20h AXキーボード	00h
キーボードタイプ取得	8300h	00h 101(104)キーボード 10h 106(109)キーボード 20h AXキーボード
キーボードディレイ/レート設定	84xxh xxh ディレイ/レート設定値	正常時: 00h/異常時: FFh
キーボードLED点灯制御	850xh ビット0 Scroll Lock(“1”: 点灯/“0”: 消灯) ビット1 Num Lock(同上) ビット2 Caps Lock(同上) ビット3 Kana(同上)(AXキーボードのみ) 注: モード1とモード2時, LEDの点灯制御 は自動で行われる(マイコンが行う)	正常時: 00h/異常時: FFh

▶システムマウス制御レジスタ

オフセット	サイズ (ビット)	R/W	名 称	説 明
+0Bh	8	R	システムマウス制御レジスタ	ビット7 マウスデータレジスタ有効ビット “1”でマウスデータレジスタに有効なデータがある マウスデータレジスタを読み出すとクリアされる ビット6 マウスコマンド実行ビット “0”でマウスコマンド書き込み可能, “1”でマウスコマンド実行中 マウスコマンドレジスタに書き込むとセットされる ビット5~0 マウス制御モードステータス(モード0/1)
+0Ch	8/16/32	R	システムマウスデータレジスタ	マウス→ホストへの読み出し専用レジスタ
	16	W	システムマウスコマンドレジスタ	ホスト→マウスへの書き込み専用レジスタ データレジスタとコマンドレジスタは同じアドレスだが独立したレジスタとして実装されている

(c) PCI側割り込み/キーボード/マウスレジスタの詳細(つづき)

〔表6〕システムコントローラ(キーボード/マウス関連)レジスタ一覧(つづき)

▶システムマウスコマンド/応答コード

コマンド	コマンドコード	応答コード
マウスリセット	8000h	正常時: 00h/異常時: FFh
マウス制御モード設定	81xxh 00h モード0 (ダイレクトモード) 01h モード1	00h
マウスタイプ取得	8200h	00h ノーマルマウス 10h ホイール付きマウス 11h ホイール付き5ボタンマウス
サンプルレート設定	83xxh サンプルレート 10 (0Ah) 20 (14h) 40 (28h) 60 (3Ch) 80 (50h) 100 (64h) 200 (C8h)	正常時: 00h/異常時: FFh
スケール設定	85xxh 01h 1:1 02h 2:1	正常時: 00h/異常時: FFh
解像度	84xxh 00: 1カウント/mm 01: 2カウント/mm 02: 4カウント/mm 03: 8カウント/mm	正常時: 00h/異常時: FFh

▶システムマウスデータレジスタ

システムマウスコマンド応答データ時	
ビット31	“1”: マウスコマンド応答データフラグ
ビット30～24	常時“0”
ビット23～8	不定
ビット7～0	コマンド応答コード

システムマウス受信データ時	
ビット31	“0”: マウス受信データフラグ
ビット30	常時“0”
ビット29	第5ボタン(“1”で押されている)
ビット28	第4ボタン(“0”)
ビット27～24	Z方向移動量(－8～+7)
ビット23～16	Y方向移動量
ビット15～8	X方向移動量
ビット7	Y方向オーバーフロービット
ビット6	X方向オーバーフロービット
ビット5	Y方向サインビット
ビット4	X方向サインビット
ビット3	常時“1”
ビット2	中央ボタン(“1”で押されている)
ビット1	右ボタン (“ ”)
ビット0	左ボタン (“ ”)

〔c〕PCI側割り込み/キーボード/マウスレジスタの詳細(つづき)

なお、今回の設計では、PCI側からマイコン側に対して割り込みを要求することはしていません。すでに説明したように、マイコン側はメインループでPCI側からのアクセスをポーリングで取得する構造にしているためです。

●非同期回路設計

PCI側はPCIクロックに同期した同期設計が可能ですが、マイコン側はPCIクロックとはまったく同期していないクロックで動作しているので、非同期設計が重要になります。

●PCI側/マイコン側レジスタ一覧

表6(pp.110-112)にシステムコントローラのキーボード/マウス関連のレジスタ一覧を示します。PCI側から見た場合とマイコン側から見た場合で、基本的には同じオフセットのところに

同じレジスタを配置しています。データレジスタの類は、PCI側から書き込んだコマンドをマイコン側から読み出し、マイコン側から書き込んだデータをPCI側から読み出すというように、読み書き方向が逆になります。ビジーやステータスを示す制御レジスタは、可能なかぎり同じ配置になるようにしました。

また、マイコンのコマンド実行終了は割り込みでも判定できるので、PCI側には割り込み制御レジスタを用意しています。逆にマイコン側は、ポーリングでホストから指示を判定するので、PCIアクセスフラグと名づけたステータス信号のレジスタを用意しています。

やまたけ・いちろう 東瀬川電工有限会社
ふじがおか・まさのぶ ファームウェアプログラマ

ATA インターフェースの 設計/製作

山武一朗

この章では、PIO 転送対応の ATA インターフェースを PCI バス上に設計/製作する。まず ATA の仕様について簡単に解説し、PCI バス上にどのように ATA ホストコントローラを実現するかを考察する。そして FPGA を搭載した PCI 評価用ボードを使い、もっとも基本的な転送モードである PIO 転送に対応した ATA ホストコントローラを HDL を使って設計し、制御ソフトウェアを作成する。

(編集部)

はじめに

● ストレージも必要でしょう！

キーボード/マウス入力と画面表示出力とくれば、次にコンピュータシステムを構成する要素として重要なのはストレージでしょう。代表的なストレージインターフェースとして IDE と SCSI が挙げられますが、価格や品種の多さや入手性を考慮すると、現状では IDE、すなわち ATA インターフェースがもっとも普及しているといえます。

そこで、ここでは、システムバスとして採用した PCI バス上に、ATA インターフェースを実装して、HDD や CD-ROM ドライブを接続してみます。

1 ATAの仕様とATAホストコントローラ

ATA インターフェースを実装するとは、HDD や CD-ROM ドライブに対して、アドレスやリード/ライトクロックなどの制御信号を出力する回路を設計することを意味します。ATA とはどんなバスで、ATA ホストコントローラを設計する場合、どんな機能を実装しなければならないのでしょうか？

● ATA 仕様とデータ転送の実体

ATA ではデータ転送方式によってデータ転送を行う実体が異なり、それぞれ転送モードに名前が付いています。CPU がレジスタを読み書きしてデータ転送を行う PIO 転送モード、システムに実装されている DMA コントローラを使ってデータ転送を行うシングル/マルチワード DMA 転送モード、そして PCI バスのバスマスタ DMA コントローラを使ってデータを転送する Ultra DMA 転送モードの三つです。

PCI バス上に ATA インターフェースを実装する場合、Ultra DMA 転送モードがもっとも高速なデータ転送を実現できますが、技術的にも難しいものがあります。

今回はもっとも基本的な転送モードである PIO 転送モードに

焦点をあてて、ATA ホストインターフェースを実現してみます。

● ATA の信号

ATA の信号には、Ultra DMA 転送時とそれ以外の転送時では、信号名や役割が異なるものがあります。今回は PIO 転送に対応したホストなので、PIO 転送時のそれぞれの信号の意味について説明します。表 1 に ATA の信号名とピン配置を示します。

▶ CS[1:0]#

ATA の各レジスタにアクセスするために使用するチップセレクト信号です。DMACK# がアサートされたとき、この信号はネゲートしている必要があります。

▶ DA[2:0]

データまたはデータポートへアクセスするためのアドレス信号

〔表 1〕 ATA の信号名とピン配置

信号名	コネクタ ピン番号	ケーブル 芯番号	ケーブル 芯番号	コネクタ ピン番号	信号名
RESET#	1	1	2	2	GND
DD7	3	3	4	4	DD8
DD6	5	5	6	6	DD9
DD5	7	7	8	8	DD10
DD4	9	9	10	10	DD11
DD3	11	11	12	12	DD12
DD2	13	13	14	14	DD13
DD1	15	15	16	16	DD14
DD0	17	17	18	18	DD15
GND	19	19	20	20	(KEYPIN)
DMARQ	21	21	22	22	GND
DIOW#	23	23	24	24	GND
DIOR#	25	25	26	26	GND
IORDY	27	27	28	28	CSEL
DMACK#	29	29	30	30	GND
INTRQ	31	31	32	32	RESERVED
DA1	33	33	34	34	PDIAG#
DA0	35	35	36	36	DA2
CS0#	37	37	38	38	CS1#
DASP#	39	39	40	40	GND

〔表2〕
ATA レジスタ一覧

CS1#	CS0#	DA2	DA1	DA0	レジスタ名	
					リード	ライト
H	H	X	X	X	レジスタが選択されていない状態	
L	L	X	X	X	禁止	
L	H	L	L	L	廃止	
L	H	L	L	H	廃止	
L	H	L	H	L	廃止	
L	H	L	H	H	廃止	
L	H	H	L	L	廃止	
L	H	H	L	H	廃止	
L	H	H	H	L	Alternate Status レジスタ	Device Control レジスタ
L	H	H	H	H	廃止	
H	L	L	L	L	Data レジスタ (16 ビット)	
H	L	L	L	H	Error レジスタ	Features レジスタ
H	L	L	H	L	Interrupt Reason レジスタ (ATAPI) / Sector Count レジスタ (ATA) (※ ATAPI のときは読み出し専用レジスタとなる)	
H	L	L	H	H	Sector Number レジスタ (ATA) (※ ATAPI のときは未使用)	
H	L	H	L	L	Byte Count LSB レジスタ (ATAPI) / Cylinder Low レジスタ (ATA)	
H	L	H	L	H	Byte Count MSB レジスタ (ATAPI) / Cylinder High レジスタ (ATA)	
H	L	H	H	L	Device/Head レジスタ	
H	L	H	H	H	Status レジスタ	Command レジスタ

です。

▶ DASP#

デバイスアクティブインジケータ(いわゆるアクセスランプ)、およびデバイス1 プレゼント信号がマルチプレクスされた信号です。

▶ DD[15:0]

8 または 16 ビットのデータバスです。後述する ATA レジスタのうち Data レジスタ以外は 8 ビットレジスタで、これらのレジスタへの読み書き時は下位の 8 ビットが使用されます。

▶ DIOR#

ATA レジスタを読み出すために使用するリード信号として動作します。

▶ DIOW#

ATA レジスタに書き込むために使用するライト信号として動作します。

▶ DMACK#

DMA 転送の開始時に、DMARQ に対してホストが返す応答信号です。

▶ DMARQ

DMA 転送時にデバイス側のデータ転送の準備が整ったときに、デバイスがアサートします。データ転送の方向は DIOR# / DIOW# で制御されます。また、DMACK# とともにハンドシェイクを行います。

▶ INTRQ

INTRQ は、選択したデバイスがホストコントローラに対して割り込みを要求するのに使用されます。後述する ATA レジスタ中の nIEN ビットをイネーブルに設定し、かつ有効なデバイスが選択されているとき、そのデバイスの INTRQ はイネーブルとなり、割り込みをホストに要求することができます。nIEN ビットがディセーブル、または有効なデバイスが選択されていないと

きは、この信号はハイインピーダンス状態となります。

▶ IORDY

デバイス側のデータ転送の準備ができていないとき、レジスタアクセスの転送サイクルを延ばすためにデバイス側がネゲートし、ウェイト信号として使います。デバイスが PIO 転送のモード 3 またはそれ以上の高速な転送サイクルのとき、この信号を利用することができます。

▶ PDIAG#

PDIAG# はデバイス 1 によってアサートされ、デバイス 1 が自己診断を終えたことをデバイス 0 に通知します。

▶ RESET#

ホストがデバイスをリセットするときに使用するハードウェアリセット信号です。

▶ CSEL

CSEL 信号を使ったデバイスセレクトを行う場合に使用する信号です。

● ATA のレジスタ

ATA のレジスタは、Data レジスタ以外はすべて 8 ビット幅のレジスタです。表 2 に ATA レジスタ一覧を示し、それぞれのレジスタについて簡単に説明します。

▶ Status レジスタ

読み出し専用のステータスレジスタです。レジスタのアドレスが Command レジスタと同じなので、ホストがこのアドレスに書き込み動作をすると、Command レジスタに値が書き込まれます。

BSY ビットが 1 のとき、このレジスタの BSY 以外のビットは無効です。BSY ビットは常に有効です。ただし、デバイスがスリープモードのときは、このレジスタは無効です。

INTRQ 信号がアサートされているときに Status レジスタを読

み出すことで、INTRQ 信号をネゲートさせることができます。割り込み処理の際は、必ず読み出すようにしてください。INTRQ 信号がネゲートしてしまうと都合が悪い場合は、次に説明する Alternate Status レジスタを読み出してください。Alternate Status レジスタを読み出しても INTRQ 信号はネゲートしません。

▶ Alternate Status レジスタ

読み出し専用のレジスタです。レジスタのアドレスが Device Control レジスタと同じなので、ホストがこのアドレスに書き込みをすると Device Control レジスタに値が書き込まれます。Status レジスタと Alternate Status レジスタの違いですが、INTRQ 信号がアサートされているときに Status レジスタを読み出すと INTRQ 信号がネゲートされるのに対し、Alternate Status レジスタは読み出しても INTRQ 信号に変化を与えません。

▶ Command レジスタ

書き込み専用のレジスタです。レジスタのアドレスが Status レジスタと同じなので、ホストがこのアドレスを読み出すと Status レジスタの内容が読み出されます。この Command レジスタにコマンドを書く前には、BSY ビットと DRQ ビットが両方とも 0 でかつ、DMACK# がアサートしていないことを確認してからコマンドを書き込みます。例外として DEVICE RESET コマンドのみ、BSY ビットと DRQ ビットの確認を必要としません。

コマンドを書き込むと、ただちにコマンドを実行します。また、INTRQ がアサートされているときにコマンドを発行すると INTRQ はネゲートします。

コマンドを発行する手順としては、バスがアイドル状態のときにデバイスを選択し、選択したデバイスもアイドル状態であることを確認した後、実行しようとしているコマンドが必要とするパラメータを各 ATA レジスタにセットし、最後に Command レジスタにコマンド値を書き込みます。

▶ Cylinder High レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 で、かつ DMACK# がアサートされていないときに書き込み可能です。

このレジスタは、ATA デバイスに対して CHS 方式でアクセスするときにはシリンダの上位バイトの設定として機能し、LBA 方式でアクセスするときには LBA [15:8] として機能します。さらに PACKET コマンドのときには、Byte Count MSB レジスタとして機能します。

▶ Cylinder Low レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 でかつ、DMACK# がアサートされていないときに書き込み可能です。

このレジスタは、ATA デバイスに対して CHS 方式でアクセスするときにはシリンダの下位バイトの設定として機能し、LBA 方式でアクセスするときには LBA [7:0] として機能します。さらに PACKET コマンドのときには、Byte Count LSB レジスタとして機能します。

▶ Device Control レジスタ

書き込み専用のレジスタです。レジスタのアドレスが Alternate Status レジスタと同じなので、ホストがこのアドレスを読み出すと Alternate Status レジスタの値が読み出されます。Device Control レジスタへの書き込みは、DMACK# がネゲートしているときに可能です。

このレジスタは接続されたデバイスのソフトウェアリセットと、INTRQ 信号のイネーブル/ディセーブルの設定に使用されます。このレジスタへの書き込みは、マスタ/スレーブの両デバイスに対して行われるため、SRST ビットに 1 を書き込むと両デバイスのソフトウェアリセットが実行されます。また、nIEN ビットの設定は両デバイスに対して INTRQ 信号のイネーブル/ディセーブルの設定となります。

▶ Device/Head レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 で、かつ DMACK# がアサートされていないときに書き込み可能です。

Device/Head レジスタの DEV ビットは、デバイスを選択するために使用します。0 でデバイス 0 (マスタ)、1 でデバイス 1 (スレーブ) を選択します。また、ATA コマンドの違いでビット定義が異なる点に注意が必要です。たとえば、READ SECTOR (S) コマンドは、ビット 6 に LBA ビットを定義し、セクタのアドレッシング方法を LBA 方式で行うか、または CHS 方式で行うかを選択し、ビット 3~0 に LBA の LBA [27:24]、または CHS の HEAD 値を設定します。

▶ Error レジスタ

読み出し専用のレジスタです。レジスタのアドレスが Features レジスタと同じなので、ホストがこのアドレスに書き込み動作をすると Features レジスタに値が書き込まれます。BSY ビットが 0 で DRQ ビットが 0、さらに ERR ビットが 1 のときにこのレジスタの読み込み値は有効です。また、デバイスがスリープモードのとき、このレジスタは無効です。

Error レジスタは、パワーオン、ハードウェアリセット、ソフトウェアリセット時、または EXECUTE DEVICE DIAGNOSTIC コマンド、DEVICE RESET コマンドが完了したとき、診断結果を Error レジスタに反映します。

▶ Features レジスタ

書き込み専用のレジスタです。レジスタのアドレスが Error レジスタと同じなので、ホストがこのアドレスを読み出すと Error レジスタの内容が読み出されます。BSY ビットが 0 で DRQ ビットが 0 でかつ、DMACK# がアサートされていないときにこのレジスタへ書き込みができます。

▶ Sector Count レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 でかつ、DMACK# がアサートされていないときに書き込み可能です。BSY ビットまたは DRQ ビットのどちらかが 1 のときにこのレジスタを読み出しても、その値は

有効ではありません。また、デバイスがスリープモードのとき、このレジスタは無効です。

▶ Sector Number レジスタ

読み書き可能なレジスタです。このレジスタは BSY ビットと DRQ ビットが両方とも 0 で、かつ DMACK# がアサートされていないときに書き込み可能です。

▶ レジスタ

PIO データ転送時に使用するデータレジスタです。DRQ ビットが 1 で、かつ DMACK# がアサートされていないときにアクセス可能です。このレジスタは 16 ビット幅です。接続されている ATA デバイスがコンパクトフラッシュ (CFA デバイス) で、その転送モードが 8 ビット幅の PIO 転送のときは、DD[7:0] が使用されます。

● PIO 転送モード時のバスの動作

PIO 転送モードの場合、ホストからは CS[1:0]#、DIOR#、DIOW# などの信号を使って、ATA レジスタにアクセスを行います。高速な PIO 転送モード 3/4 では、フロー制御用の信号である IORDY 信号をウェイト信号として使用し、確実な転送を

行えるようになっています。

これらの信号を用いて、CPU がデータレジスタ経由でデバイスとのデータ転送を行うことを PIO 転送といいます。PIO 転送は、CPU が 1 バイトまたは 1 ワードごとにデータレジスタを読み書きすることで実現します。

レジスタアクセスと CPU によるデータ転送は、基本的にはどちらも同じ PIO 転送ですが、細かなタイミングに違いがあります。


図 1 に PIO 転送によるレジスタアクセスのタイミング波形を、表 3 にタイミングを示します。

PIO 転送は CPU 主導の転送です。よって、デバイスがホストに対してウェイトを要求したいときは、IORDY をネグートします。ただし、PIO 転送のモード 0～2 ではフロー制御はオプションですが、モード 3～4 では必須となっています。

▶ レジスタの読み出しまたはデバイスからデータを読み出すとき

- (1) ホストは CS[1:0]# をアサートし、DA[2:0] でレジスタアドレスを確定する
- (2) ホストは t_1 後に DIOR# をアサートし、デバイスはアドレスをラッチする
- (3) デバイスは、デバイス側のデータ転送準備ができていないときに IORDY をアサートし、処理を待たせる
- (4) レジスタアクセスのとき、デバイスは DD[7:0] をドライブしてデータをセットする。PIO データ転送のとき、転送ビット幅の設定にしたがって DD[7:0] または DD[15:0] をドライブし、データをセットする
- (5) ホストはデータを読み出し、DIOR# をネグートする
- (6) デバイスは t_6 までデータを保持し、 t_{6Z} まで DD[7:0] または DD[15:0] の信号ドライブを開放する
- (7) ホストは CS[1:0]# をネグートする。また同時に、ホストは DA[2:0] を不定にすることができる

〔図 1〕 ATA レジスタのアクセスタイミング波形



〔表 3〕
ATA レジスタのアクセス
タイミング表

記号	パラメータ	モード 0	モード 1	モード 2	モード 3	モード 4
t_0	サイクル時間 (min)	8 ビット 600	383	330	180	120
	16 ビット	600	383	240	180	120
t_1	アドレスセットアップ時間 (min)	70	50	30	30	25
t_2	DIOR#/DIOW# パルス幅 (min)	8 ビット 290	290	290	80	70
	16 ビット	165	125	100	80	70
t_{2i}	DIOR#/DIOW# リカバリ時間 (min)	—	—	—	70	25
t_3	DIOW# データセットアップ時間 (min)	60	45	30	30	20
t_4	DIOW# データホールド時間 (min)	30	20	15	10	10
t_5	DIOR# データセットアップ時間 (min)	50	35	20	20	20
t_6	DIOR# データホールド時間 (min)	5	5	5	5	5
t_{6Z}	DIOR#3 ステート遅延時間 (max)	30	30	30	30	30
t_9	アドレスホールド時間 (min)	20	15	10	10	10
t_{RD}	IORDY リードデータ有効時間 (min) ^注	0	0	0	0	0
t_A	IORDY セットアップ時間 (min) ^注	35	35	35	35	35
t_B	IORDY パルス幅 (max) ^注	1250	1250	1250	1250	1250
t_C	IORDY のネグートからハイインピーダンスまでの時間 (max)	5	5	5	5	5

注：モード 0～2 では IORDY はオプション、モード 3～4 では IORDY は必須

- ▶レジスタの書き込みまたはデバイスヘッダを書き込むとき
- (1) ホストはCS[1:0]#をアサートし、DA[2:0]でレジスタアドレスを確定する
 - (2) ホストは t_1 後にDIOW#をアサートし、デバイスはアドレスをラッチする
 - (3) デバイスは、デバイス側のデータ転送準備ができていないときにIORDYをアサートし、処理を待たせる
 - (4) レジスタアクセスのとき、ホストはDD[7:0]をドライブしデータをセットする。PIOデータ転送のとき、転送ビット幅の設定にしたがって、DD[7:0]またはDD[15:0]をドライブし、データをセットする
 - (5) ホストはDIOW#をネゲートする
 - (6) ホストは t_4 までデータを保持し、DD[7:0]またはDD[15:0]を開放する
 - (7) ホストはCS[1:0]#をネゲートする。また、同時にホストはDA[2:0]を不定にすることができる

● ホスト側はただのアドレスデコーダ?!

さて、ATAにはいろいろレジスタが割り当てられているようですが、じつはホストコントローラそのものは、これらのレジスタの中身を理解する必要はまったくありません。

たとえば、CPUがSector Numberレジスタに1を書き込むようとしている場合、アドレスバスにはSector Numberレジスタを割り当てたアドレスが、そしてデータバスには1が出力されます。それを受けてATAホストコントローラはATA上に、Sector Numberレジスタのアドレス(CS1#="H", CS0#="L", DA[2:0]="011")とデータ(DD[7:0]=01h)をそのまま出力、いや横流し(?)するだけです。

逆に、CPUがStatusレジスタを読もうとしている場合は、アドレスバスにStatusレジスタを割り当てたアドレスが出力され、リード信号が出力されます。それを受けて、ATAホストコントローラはATA上に、Statusレジスタのアドレス(CS1#="H", CS0#="L", DA[2:0]="111")とリードクロックを出力します。すると、デバイスはステータスレジスタを読み出してATAデータバス上に値を出力するので、ATAホストコントローラはそれを受け取り、ホストCPU側のデータバスに出力します。

つまり、やっていることはアドレスデコーダそのもので、特別何かをコントロールしなければならないというものではありません。そういう意味では、ホストコントローラと呼ぶのもおこがましいくらいです。

● ATAとPCIとのブリッジ

ATAの信号を見ると、一般的な周辺コントローラと同様、チップセレクトやアドレス/データバスがあり、リード/ライトクロックによって行います。しかし、必ずしもそれが実装するプラットフォームやホストCPUのバス仕様と一致するとは限りません。今回想定しているのはPCIバスです。32ビット幅かつマルチプレクスバスであるPCIバスに、基本的には16ビットバスであるATAを接続するには、これらの間を適切に変換するコントロー

1 コラム x86系CPUとバスアーキテクチャ

じつはx86系CPUは、奇数アドレスから16ビットサイズや32ビットサイズでのアクセス命令を実行可能です。たとえばメモリアドレスFFFF_0001hから32ビットサイズのメモリアccess命令を実行すると、FFFF_0001h/FFFF_0002h/FFFF_0003h/FFFF_0004hの合計4バイトのメモリアccessできます。しかしこれは、アセンブラの命令として1命令で実行できたというだけで、実際のPCIバス上でのメモリアccessは2回のバスアクセスが発生しています。PCIバスは32ビット幅で、FFFF_0001hからの4バイトは4バイト境界を越えているからです。

またx86系CPU以外の32ビットRISC CPUでは、このようなアクセスはバスエラー例外となり、アクセスできないアーキテクチャがほとんどです。今回のシステムのCPUであるSH-4もそうです。

x86系CPUではこのようなアクセスが可能とはいえ、あまり気持ちの良いものではありません。システムのバス幅が32ビットであれば4バイト境界で、64ビットであれば8バイト境界でメモリやI/Oを割り当てたいものです。

ラが必要になります。

● ATAのタイミングや電氣的仕様を守る

参考文献1)にもあるように、ATAの各レジスタのアクセスにはモードによりさまざまな規定があります。ATAホストコントローラの仕事は、各モード別に規定されているこれらのタイミングを守ってATAを制御することにあります。

たとえばPIO転送モード4で動いているとき、CPUからあるATAレジスタに書き込み動作が行われたときは、DIOW#の最小パルス幅である70nsを満足させなければなりません。

またATAは5V TTLのバスです。しかしプラットホームによっては信号電圧が3.3Vだったり、それよりさらに低いシステムかもしれません。このような場合には、プラットホームの信号と5V系のATAの信号を接続するためのバスバッファが必要です。ATAホストコントローラは、この電氣的な役目も担う必要があります。

2 32ビットPCIバスと ATAホストの仕様考察

● ATアーキテクチャとの互換性

ATアーキテクチャのATAレジスタのI/Oアドレスを表4に示します。今回、PCIバス上にATAインターフェースを実装し、最終的にはSH-4から制御させるので、PC/AT互換機のIDEと完全互換にする必要はありません。とはいえ、ATAレジスタ群が配置されるアドレス空間や使用する割り込みラインが異なるだけで、それ以外ではできるだけ互換性を確保する方向で

仕様を決めたいと思います。

● ATA レジスタの割り当て

第3章で設計したPCIホストコントローラは、もっとも一般的な32ビット33MHzのPCIバスに対応したものです。ATAレジスタの説明でわかるように、ATAの制御レジスタは、データレジスタ以外はすべて8ビットサイズのレジスタです。また、データレジスタは16ビット幅になります。いずれにせよ、PCIバスとはバス幅が異なるので、この間をつなぐにはそれなりのしかけが必要になります。まずはATAレジスタをどうマッピングするかを考えます。

異なるビット幅のバスをもっとも簡単に接続する方法としては、図2(a)のように、バス幅の広いほうのデータバスの下位側のビットにそろえて狭いほうのデータバスを並べ、広いバスのアドレスバスをシフトして狭いバスのアドレスバスに接続する方法があります。各レジスタのアドレスが飛び飛びのアドレスに割り当てられるので、実際に使用するアドレス空間より大きなマッピング空間が必要になります。もっともATAの場合は、それほど広大なアドレス空間を必要とするわけではないので、この方法でもプラットフォーム側のアドレス空間が足りなくなってしまうことはないでしょう。また、ハードウェアとしてはもっとも簡単な構成になります。

各レジスタの並びを飛び飛びのアドレスではなく連続したアドレスにしたい、または割り当てるアドレス空間を節約したいという場合には、図2(b)に示すような方法もあります。バス幅

の広いほうのデータバスの中から、アクセスのあるレジスタに該当するバイトだけを切り出して狭いバス側に接続し、アドレスバスはそのままA0をA0へ、A1をA1に接続します。アクセスアドレスによってデータバスの選択/切り替えが必要になるので、多少ハードウェアは複雑になります。

今回は、ATアーキテクチャのIDEと互換性はないものの、少しでも仕様を近くしたいということから、各レジスタを連続したアドレスに並べられる図2(b)の方法を採用しました。

● 400ns ウェイトレジスタ

ATAを制御するソフトウェアでは、デバイスセレクションやコマンド発行直後などに「400ns以上待つ」という部分が多く出てきます。今回設計するシステムはCPUとしてSH-4を搭載していますが、SH7750Sでは200MHz、SH7750Rでは240MHzというようにクロック周波数が異なる場合もあります。「400ns待つのソフトウェアループをn回実行してください」では待ち時間を保証できません。

そこで自前で400nsのウェイト発生回路を実装します。ウェイト発生回路と呼ぶと大げさなようですが、ATAの制御とは何の関係もないダミーのレジスタを用意して、そのレジスタのアクセスに400ns程度の時間をかければよいわけです。

● PIO 転送モード設定レジスタ

もう一つ忘れてはならないレジスタが存在します。PIO転送の各種モードを設定するレジスタです。じつはATAの仕様では、ATAデバイスに対して転送モードを設定するコマンドの規定はあるものの、ホストそのものの転送モードの設定方法には規定がありません。これはプラットフォームへの実装設計者に任されているのです。

このレジスタも、ATAレジスタや400nsウェイト用のダ

〔表4〕 ATアーキテクチャのATAレジスタのI/Oアドレス

プライマリ/セカンダリ	レジスタ群	I/Oアドレス	ビット幅	レジスタ名称
プライマリ	コマンドブロックレジスタ	01F0h	16	Dataレジスタ(R/W)
		01F1h	8	Errorレジスタ(R)/Featuresレジスタ(W)
		01F2h	8	Sector Countレジスタ(R/W)
		01F3h	8	Sector Numberレジスタ(R/W)
		01F4h	8	Cylinder Lowレジスタ(R/W)
		01F5h	8	Cylinder Highレジスタ(R/W)
		01F6h	8	Device/Headレジスタ(R/W)
		01F7h	8	Statusレジスタ(R)/Commandレジスタ(W)
セカンダリ	コントロールブロックレジスタ	03F6h	8	Alternate Statusレジスタ(R)/Device Controlレジスタ(W)
	コマンドブロックレジスタ	0170h	16	Dataレジスタ(R/W)
		0171h	8	Errorレジスタ(R)/Featuresレジスタ(W)
		0172h	8	Sector Countレジスタ(R/W)
		0173h	8	Sector Numberレジスタ(R/W)
		0174h	8	Cylinder Lowレジスタ(R/W)
		0175h	8	Cylinder Highレジスタ(R/W)
		0176h	8	Device/Headレジスタ(R/W)
		0177h	8	Statusレジスタ(R)
	コントロールブロックレジスタ	0376h	8	Alternate Statusレジスタ(R)/Device Controlレジスタ(W)

〔表5〕 設計したATAインターフェースのI/Oアドレス割り当て

レジスタ群	オフセット	ビット幅	レジスタ名称(リード/ライト)
コマンドブロックレジスタ	xx00h	16	Dataレジスタ(R/W)
	xx01h	8	Errorレジスタ(R)/Featuresレジスタ(W)
	xx02h	8	Sector Countレジスタ(R/W)
	xx03h	8	Sector Numberレジスタ(R/W)
	xx04h	8	Cylinder Lowレジスタ(R/W)
	xx05h	8	Cylinder Highレジスタ(R/W)
	xx06h	8	Device/Headレジスタ(R/W)
	xx07h	8	Statusレジスタ(R)/Commandレジスタ(W)
コントロールブロックレジスタ	xx08h ~ xx0Dh	—	未使用
	xx0Eh	8	Alternate Statusレジスタ(R)/Device Controlレジスタ(W)
	xx0Fh	—	未使用
	xx10h	32	400nsウェイト専用ダミーレジスタ(R)
ウェイト用レジスタ	xx14h ~ xx1Fh	—	上記レジスタのイメージ


ミーレジスタと同じ空間に割り当てても何ら問題ありませんが、今回設計するのはPCIデバイスなので、PCIデバイスのコンフィグレーション空間内に実装することにししましょう。

PIO転送モードの設定は、初期化のときに一度だけ設定すれば、基本的にはそれ以降変更する必要はありません。使用頻度の少ない、初期設定に関するレジスタであるといえます。そういう意味でも、PCIコンフィグレーションレジスタ空間に割り当てたほうが無難なレジスタかと思えます。

3 ATAインターフェースの仕様の決定

これまで解説してきた内容を踏まえて、これから設計するATAインターフェースの仕様を決定します。

〔図2〕バス幅の異なるデバイスのレジスタマッピング例



レジスタ群	I/O アドレス	ビット幅	レジスタ名称
コマンドブロックレジスタ	xx00h	16	Dataレジスタ (R/W)
	xx04h	8	Errorレジスタ (R)/Featuresレジスタ (W)
	xx08h	8	Sector Countレジスタ (R/W)
	xx0Ch	8	Sector Numberレジスタ (R/W)
	xx10h	8	Cylinder Lowレジスタ (R/W)
	xx14h	8	Cylinder Highレジスタ (R/W)
	xx18h	8	Device/Headレジスタ (R/W)
	xx1Ch	8	Statusレジスタ (R)/Commandレジスタ (W)
コントロールブロックレジスタ	xx20h	—	未使用
	xx24h	—	未使用
	xx28h	—	未使用
	xx2Ch	—	未使用
	xx30h	—	未使用
	xx34h	—	未使用
	xx38h	8	Alternate Statusレジスタ (R)/Device Controlレジスタ (W)
	xx3Ch	—	未使用

(a) 32ビットバス中の下位8/16ビットを使ってAddress[4:2] → DA[2:0]に配線する

● ベースアドレスレジスタ1本使用

表5に、設計したATAインターフェースのアドレス割り当てを示します。SH-4にI/O空間はありませんが、PCIバスとして今回のようなI/Oインターフェースを実装する場合は、やはりI/O空間に割り当てるのがスマートです。前半16バイトにコマンドブロックレジスタ群とコントロールブロックレジスタ群を、後半に400nsウェイト用のダミーレジスタを割り当て、PCIデバイスとして32バイトのI/O空間を要求することします。

オフセット+00hのデータレジスタの上位8ビットと、オフセット+01hのErrorレジスタやFeaturesレジスタのアドレスが重なっていて大丈夫かと思われるかもしれませんが、この点についてホストコントローラが感知する必要はありません。デバイス側はアクセスのあるレジスタをきちんと判定して動作します。

レジスタ群	I/O アドレス	ビット幅	レジスタ名称
コマンドブロックレジスタ	xxx0h	16	Dataレジスタ (R/W)
	xxx1h	8	Errorレジスタ (R)/Featuresレジスタ (W)
	xxx2h	8	Sector Countレジスタ (R/W)
	xxx3h	8	Sector Numberレジスタ (R/W)
	xxx4h	8	Cylinder Lowレジスタ (R/W)
	xxx5h	8	Cylinder Highレジスタ (R/W)
	xxx6h	8	Device/Headレジスタ (R/W)
	xxx7h	8	Statusレジスタ (R)/Commandレジスタ (W)
コントロールブロックレジスタ	xxx8h	—	未使用
	xxx9h	—	未使用
	xxxAh	—	未使用
	xxxBh	—	未使用
	xxxCh	—	未使用
	xxxDh	—	未使用
	xxxEh	8	Alternate Statusレジスタ (R)/Device Controlレジスタ (W)
	xxxFh	—	未使用

(b) 32ビットバス中の各8ビットを切り替えてAddress[2:0] → DA[2:0]に配線する

また、オフセット +08h から 4 バイト境界をまたがないアドレスに未使用空間があるので、ダミーレジスタをそこに実装したほうが、使用する空間を半分にできるという意見もありそうです。たしかにそのとおりですが、オフセット +00h から +0Fh まではそのまま機械的に ATA 側にデコードするだけにしたいので、途中に用途の異なるレジスタを入れたくないため、このようにしました(後述するようにデバイス内部のシーケンサのステートを、各 ATA レジスタ制御用とダミーレジスタ用で分けたため)。

ちなみに、じつはこのアドレスマップ仕様は、PC カード ATA のカードコンフィグレーションインデックス 0 の場合のアドレス割り付けにも近いものがあります。

● PCI コンフィグレーションレジスタ仕様

PCI デバイスなので、当然ベンダ ID とデバイス ID が必要になります。ここでは ID として筆者が所属する会社のベンダ ID と、今回の設計用にデバイス ID を割り当てました。

ステータスレジスタの DEVSEL# 応答ビットは中速応答の設定で、またシステムエラーやパリティエラーの検出は今回は省略したので、その他のステータスレジスタのビットはすべて '0' にします。コマンドレジスタには I/O 空間イネーブルビットを実装します。

PCI デバイスのクラスコードには、ストレージクラスに IDE コントローラという分類もあります。しかし、このクラスコードを見て、この ATA インターフェースが AT アーキテクチャ標準の IDE と完全互換であると認識されると困るので、今回はストレージクラスの中のその他のデバイスを選択しました。

リビジョン ID にはとりあえず 01h を、ヘッダタイプはブリッジチップではない標準の PCI デバイスなので 00h とします。

〔表 6〕設計した ATA インターフェースの PCI コンフィグレーションレジスタ

オフセット	ビット幅	レジスタ名称	値	リード/ライト
+00h	16	ベンダ ID	6809h	R
+02h	16	デバイス ID	8004h	R
+04h	16	コマンドレジスタ ビット 0 I/O イネーブルビット	—	R/W
+06h	16	ステータスレジスタ ビット 10/9 DEVSEL 応答	01b	R
+08h	8	リビジョン ID	01h	R
+09h	8	プログラムインターフェース	00h	R
+0Ah	8	サブクラスコード	80h	R
+0Bh	8	ベースクラスコード	01h	R
+0Eh	8	ヘッダタイプ	00h	R
+10h	32	ベースアドレスレジスタ 0 ビット 15~5 32 バイト要求 ビット 0 I/O 空間	— 1b	R/W R
+3Ch	8	インタラプトライン ビット 7~0	—	R/W
+3Dh	8	インタラプトピン	01h	R
+40h	32	PIO 転送モードレジスタ ビット 2~0	—	R/W

注: 表記の内レジスタ/ビットはライト時は無視/リード時は 0
R/W レジスタは PCI バスリセット時にクリア

ベースアドレスレジスタは 1 本のみ使用するので、ベースアドレスレジスタ 0 に実装し、残りのベースアドレスレジスタは未使用です。

また、割り込み制御も必要になるので、インタラプトピンレジスタには INTA# の使用を明示し、インタラプトラインには 8 ビットのリード/ライトレジスタを実装しておきます。

それ以外のレジスタは使用しないので、ライト時は無視、リード時は 00h を返すように設計します。

● PCI コンフィグレーションデバイス固有レジスタ

もう一つ、PIO 転送のホスト側のモードを設定/保持するレジスタも必要です。このレジスタは PCI のコンフィグレーションレジスタ空間に実装することにしたので、デバイス固有のレジスタを配置できる、40h 以降のアドレスにマッピングしなければなりません。

今回はこれ以外に独自のレジスタを実装する必要はないので、とくに配置アドレスを考えず、40h に PIO 転送モード設定レジスタを実装しました。

以上をまとめて、表 6 に PCI コンフィグレーションレジスタを示します。

4 ATA インターフェースの設計

● PCI バスクロックによるシーケンサ

今回の設計では、タイミングはすべて PCI バスクロックを 33MHz (30ns) を基準に設計しています。

ここで設計する PCI デバイスは I/O 空間を使用するので、ローカルバスシーケンサ内には、PCI デバイスとして必要なコンフィグレーション空間の制御と、ATA レジスタにアクセスするための I/O 空間の制御を記述します。

今回の PCI デバイスの設計では、参考文献 1) の TECH I Vol.3 『PCI デバイス設計入門』に掲載されている、PCI デバイス設計の各種 HDL ソースを参考にさせていただきました。PCI ターゲットシーケンサの部分などは、この本の HDL ソースをほとんどそのまま流用させていただいています。筆者の方々にお礼申し上げます。

● PCI ターゲットシーケンサ

参考文献 1) の設計データの中からベースにしたのは、第 8 章のデジタル I/O ボード & FIFO 搭載 I/O ボードの設計に解説のある PIO.VHD です。ベースアドレスレジスタを 1 本、そして割り込み INTA# だけを使った PCI デバイスです。この設計のシーケンサのうち、PCI バス側を制御する PCI ターゲットシーケンサには、いっさいの変更を加えていません。

コンフィグレーションレジスタにはベンダ ID やベースアドレスレジスタのビット幅など、多少仕様の違いがあるので、それらの定義部分などは変更しています。

● ATA インターフェース回路

図 3 に ATA インターフェースの回路を示します。実際のデバ

イスとしては CPLD/FPGA を使っているのですが、実際のピン番号は配線のしやすさなどを考慮して適当に決めてください。

なお、ATA のデータバスはプルアップ抵抗を実装していないので、非アクセス時はホスト側が信号をドライブするようにしています。

● RESET, INTRQ, DMA 信号

リスト 1 (章末) に設計したシーケンサの VHDL ソースを示します。

INTRQ は正論理の割り込み信号なので、反転して INTA# に出力します。また RESET 端子は PCI バスの RST# をそのまま出力したので、PCI バスリセット時にハードウェアリセットがかかります。ソフトウェアでは制御できません。

なお、今回の ATA インターフェースは PIO 転送専用なので、DMARQ や DMACK# は使用しません。出力信号である DMACK# は常時 H レベルを出力し、入力信号である DMARQ は入力ピンだけ定義し、内部では使用していません。

● 各 ATA レジスタのアクセス

ATA レジスタのうち、データレジスタは 16 ビット、それ以外はすべて 8 ビットレジスタです。しかし PCI バスは 32 ビット幅なので、32 ビット幅で一度にアクセスが発生するかもしれません。


PCI バスの規格では、禁止されている領域やサイズでアクセスがあった場合、ターゲットアポートなどでイニシエータ側にエラーを通知させるしくみが用意されています。しかし、ここでは特にエラーは発生させずに、アドレスバスに出力されているアドレスに該当するレジスタがアクセスされたものとみなして、アクセス先のレジスタとアクセスサイズを決め打ちして処理をします。もっとも、これが通用するのは PCI バスでは I/O 空間に限られます。

たとえば、今回の ATA インターフェースの設計では、もし Data レジスタに 32 ビットサイズでアクセスがあっても、Data レジスタのサイズは 16 ビットなので、Data レジスタにのみアクセスがあったものとみなして下位 16 ビットを取り出して処理します。同様に Cylinder Low レジスタに 16/32 ビットサイズでアクセスがあっても、Cylinder Low レジスタのサイズは 8 ビットなので、Cylinder Low レジスタに下位 8 ビットを取り出して処理します。さらに同様に Sector Count レジスタや Device/Head レジスタに 16 ビットサイズでアクセスがあっても、これらのレジスタのサイズは 8 ビットなので、ビット 23 ~ 16 の 8 ビットだけを取り出して処理します。

● アクセスタイミング制御

各 ATA レジスタのアクセスには、各 PIO 転送モードにより規定のある制御タイミングを満足するように、ウェイトカウンタを用意してアクセス速度を確保します。図 1 と表 3 を参照してください。ATA の制御で注目が必要なタイミングは、アドレスセットアップと DIOR#/DIOW# の最小パルス幅、そしてサイクルタイムです。

〔図 3〕 ATA インターフェースの回路図



たとえば一般的な SRAM では、アドレスセットアップタイムといった場合にはリード/ライトクロックの立ち上がりの何 ns 前までに値が確定していなければならない、というパラメータです。しかし、図 1 を見るとわかるように、ATA の場合のアドレスセットアップタイムは、DIOR#/DIOW# の立ち下りまでの確定時間と規定されています。ただし、データセットアップタイムは DIOR#/DIOW# の立ち上りまでの時間で規定されています。

また、サイクルタイムも重要です。セットアップタイムとリード/ライトクロックの最小パルス幅、そして場合によってはホールドタイムを合計して全体のアクセス時間となりますが、連続してアクセスする場合は、アクセスとアクセスの間にウェイトが必要な場合があります。これをサイクルタイムとして、直前のアクセス開始時点から次のアクセス開始までの最小時間で規定されています(しかし、モード 0 で 600ns というのは……遅い!)。

さらによく見ると、モード 0 から 2 までは 8 ビットレジスタに対するアクセスと、16 ビットデータレジスタに対するアクセスとで、若干タイミングが異なるところがあります。とくにモード 2 の DIOR#/DIOW# の最小パルス幅は 3 倍近い差になっていま

す。とはいえ、細かく対応すると制御がたいへんなので、ここは涙をのんで遅いほうに合わせることにします。

以上のタイミングを、今回のシーケンサ(基準クロック 30ns)で制御する場合の各クロック数を表7に示します。最小パルス幅が 70ns という場合、あと 10ns 短ければ 2 クロックで済んだのに... などと考えてしまいますが、規定時間を満足させるために 3 クロックとしています。

● サイクルタイムの考慮

表7中のサイクルタイムウェイト数や *PCIwait* というパラメータは何でしょうか。

今回参考にしたシーケンサの基本動作波形を図4に示します。この PCI ターゲットシーケンサは、PCI バス側のタイミングを制御する PCI ターゲットシーケンサと、ローカルバス側のタイミングを制御するローカルバスシーケンサに分かれていて、それぞれ PCI バスクロックに同期して動いています。そして PCI ターゲットシーケンサからローカル側のスタート信号が出力されると、1 クロック遅れてローカルバスシーケンサが動き始め、ローカルバス側での制御が終わった信号が出力されると、1 クロック遅れて PCI ターゲットシーケンサがそれを認識します。このように、制御方法としては非常に簡単で理解しやすいシーケンサなのですが、片方の処理が終わるまで反対側が待つという、バイブライン制御されていないシーケンサのため、全体の処理が終わるまでに時間がかかります。

よって、実際にローカルバス、つまり ATA レジスタへのアクセスの前に 3 クロック程度、後に 3 クロック程度の時間がかかります。このため ATA レジスタへ連続してアクセスするという場合、直前のアクセスの後に 6 クロック以上の間が空きます。表中の *PCIwait* = 6 というのは、そのクロック数です。

よって、モード1から3まではアドレスセットアップと最小クロック幅の合計クロック数より、サイクルタイムのクロック数が大きいにもかかわらず、サイクルタイムを確保するためのウェイトを入れなくても、自動的に(?) PCI バス側のウェイトが加算されることになるので、サイクルタイムを確保するためのウェイトが不要になりました。

モード4の場合は、最小パルス幅が 70ns なので 3 クロックにしなければならず、セットアップの 1 クロックと合わせて 4 クロックになり、結局のところ ATA レジスタのアクセス制御だけで 120ns の時間がかかるので、PCI バス側のウェイトがなくてもサ

イクルタイムを満たすことができます。

● サイクルタイムウェイトの挿入方法

結局、モード0ではサイクルタイムを満たすために 1 クロックのウェイトが必要になります。

さて、サイクルタイムウェイトはどのように入れればよいのでしょうか。サイクルタイムとは連続してアクセスされた場合に間を空けるためのもの... ですから、もっとも簡単にウェイトを挿入するには、すべてのアクセスにウェイトを加算するという方法があります。たしかにこれで連続アクセスの場合、サイクルタイムを保証することができますが、アクセスとアクセスの間に CPU が別の処理をする場合でも、それぞれのアクセスにサイクルタイムを保証するためのウェイトが入ってしまうので、パフォーマンスが上がりません。

そこで、直前のアクセス完了からサイクルタイムウェイトをカウントアップまたはカウントダウンし、次にアクセスが発生した場合、規定の値まで達していなかったら CPU 側をウェイト状態にして、必要なウェイト時間を確保してから実際に次のアクセスを開始するという方法があります。これにより、連続してアクセスが発生した場合でもサイクルタイムが保証され、またアクセスとアクセスの間に CPU が別の処理をする場合にはその間にサイクルタイム分の時間が経過し、次にアクセスするときはウェイトが挿入されずにアクセスを行うことが可能になります。

● 各タイミング制御

今回のシーケンサでは、アドレスセットアップウェイトと *DIOR#*/*DIOW#* 最小パルス幅ウェイトの二つのウェイト規定変数 (*SETUP_Count*/*WIDTH_Count*) と、一つのウェイトカウンタ (*WAIT_Count*) を使ってタイミングを制御しています。

ライトデータのセットアップは *DIOW#* の立ち上がりまでの時間で規定されています。これは *DIOR#*/*DIOW#* の最小パルス幅よりも十分に短いので、*DIOW#* をアサートするタイミングで ATA のデータバスに出力しています。

リードに関しては最速のモード4でも 20ns のセットアップ時間が確保されているので、PCI デバイスとして使える CPLD/FPGA であれば十分満足できる時間です。シーケンサ内では *DIOR#* を立ち上げるときに読み込んでいます。

● ホールドタイムなど

セットアップタイムだけでなく、ホールドタイムの検証も必要です。

〔表7〕各 PIO 転送モードとシーケンサ内のクロック数

モード	アドレス セットアップタイム		データ セットアップタイム		DIOR#/DIOW# パルス幅		サイクルタイム		サイクルタイムウェイト数 $c - (a + b + PCIwait)$ ただし、 $PCIwait = 6$
	時間	クロック数 <i>a</i>	時間	クロック数	時間	クロック数 <i>b</i>	時間	クロック数 <i>c</i>	
0	70	3	60	2	290	10	600	20	$20 - (3 + 10 + 6) = 1$
1	50	2	45	2	290	10	383	13	$13 - (2 + 10 + 6) = -5 \rightarrow 0$
2	30	1	30	1	290	10	330	13	$13 - (1 + 10 + 6) = -4 \rightarrow 0$
3	30	1	30	1	80	3	180	6	$6 - (1 + 3 + 6) = -4 \rightarrow 0$
4	25	1	20	1	70	3	120	4	$4 - (1 + 3 + 6) = -6 \rightarrow 0$

アドレスホールドタイムについては、DIOW# を“H”レベルに戻した次のステートで CSn# を“H”レベルに戻しているの、最長のモード 0 (20ns) でも大丈夫です。

書き込み時のデータホールドタイムに関しては、ATA のデータバスに出力した値は、そのまま次のアクセスが発生するまで保持させているので、モード 0 の 30ns でも十分すぎるほどです。

読み出しのときのデータバスの 3 ステート遅延時間はすべてのモードで 30ns です。DIOR# を“H”レベルに戻した次のステートでデータバスの方向を出力に切り替えているので大丈夫です。

● IORDY によるウェイト制御

IORDY によるデバイス側からのウェイト要求は、すべてのモードで DIOR#/DIOW# の立ち下がりから 35ns と規定されています。今回のシーケンサでは、DIOR#/DIOW# の立ち上げのタイミングで IORDY 信号をサンプリングしています。ここでウェイトが要求されていればクロックをアサートしたまま、次のタイミング(30ns 後)まで待ちます。よって 30ns 単位でアクセス時間を加算していきます。

● PIO 転送モードレジスタとダミーレジスタ

PIO 転送モードレジスタは PCI コンフィグレーションレジスタ空間に実装しています。ビット 2~0 に実装しているので、40h を 8/16/32 ビットのいずれのサイズでもアクセスできます。

また、400ns ウェイト用のダミーレジスタは、ATA レジスタの制御とは別のステートを用意し、このステートの前後および PCI 側のウェイトを考慮して 6 クロックのウェイトをカウントしています。

5 ATA 制御プログラムの作成

● SH-4 システムへの移植

ATA/ATAPI の制御プログラムは、参考文献 2) の ATA/ATAPI 制御プログラムを移植しました。ATA/ATAPI デバイスの初期化方法や、実際の HDD や CD-ROM のアクセス制御方法の詳細はそちらを参照してください。


ここでは、参考文献 2) の第 5 章の ATA 制御プログラムを、本 PCI デバイスの ATA インターフェースの仕様に合うように物理層部分を合わせこみます。具体的には、

- (1) PCI デバイスの検索とリソースの取得
 - (2) 割り込み処理の初期化
 - (3) 転送モード設定の実行
- となります。

● ATA インターフェースデバイスの検索

通常の PCI デバイスのドライバと同様に、ベンダ ID とデバ

〔図 4〕 PCI ターゲットシーケンサの基本動作波形



ス ID を指定して PCI デバイスを検索し、割り当てられた I/O アドレスと IRQ 番号を取得します。もし同じ PCI デバイスが複数存在しても、最初に発見したデバイスのみを使うので、インデックスは 0 でかまいません。

参考文献 2) のサンプルプログラムでは参考文献 1) の PCI デバイスライブラリを使用していますが、そこは第 3 章で作成した SH-4 用 PCI BIOS を呼び出すように書き替えます。

● 割り込み処理の初期化

移植したプログラムでは、プライマリ IDE の割り込みとして IRQ14 を、セカンダリ IDE の割り込みとして IRQ15 を決め打ちで使っていましたが、その部分を取得した IRQ 番号に置きかえます。ただし、IRQ 番号と呼んでいますが、PC/AT 互換機の IRQ とは異なり、SH-4 システム上での割り込み認識番号として使用しています。

● 転送モードの実行


ソース中のコメントアウト (実際には関数の頭での return 文) を削除して、実際に PIO 転送モードの設定変更を、ホスト側およびドライブ側両方で実行します。

● 動作確認


写真 1 に実際に ATA デバイスを制御したときの PCI バスと ATA のバスの動作波形を示します。

写真 1(a) は PIO 転送モード 0 のときに Data レジスタへ書き込み動作をしたときの波形です。CS0# がアサートされてから 3 クロック後に DIOW# がアサートされていることがわかります。

〔写真1〕実際の動作波形



(a) PIO 転送モード 0 Data レジスタライト



(b) PIO 転送モード 4 Status レジスタリード

また DIOW# のアサート期間は 10 クロックになっています。

写真1(b)は、モード4でStatusレジスタを読み出したときの波形です。Statusレジスタのアドレスが出力され、CS0#のアサートから1クロックでDIOR#がアサートされ、アサート期間は3クロックになっています。

まとめ

● パフォーマンス向上のための工夫

今回はもっとも簡単なATAインターフェースを実現するという事で、PIO転送モードのみに対応したATAを設計しました。ATAレジスタ制御タイミングでも説明したように、今回のシーケンサではローカルバスシーケンサの前後に、PCIターゲットシーケンサの処理時間があるため、全体としてのアクセス時間が非常に長くなっています。このためパフォーマンス的には非常に悪いATAインターフェースとなっています。

これを改善するには、シーケンサ全体の最適化/チューニングが必要です。たとえば、ローカルバスシーケンサの起動信号をもっと速い段階で出力したり、シーケンサ間のフラグが1クロック送れて認識されるのを考慮した投機的な出力/制御方法を採用するなどです。

● バスマスタ対応のDMA転送

さらに大幅なパフォーマンスの向上をめざすには、ATA側をマルチワードDMA転送に対応させ、PCI側をバスマスタ対応にすることです。マルチワードDMA転送では最高でもモード2の16.6Mバイト/秒なので、PIO転送のモード4と変わらない... という意見もありそうですが、PIO転送はデータ転送そのものをCPUで行うので、CPUの使用効率が良くありません。シングルタスクではあまり変わらないでしょうが、マルチタスクで使おうとすると、データ転送をDMA転送で行うほうが、システム全体のパフォーマンスがずっと向上します。

もちろん、さらにUltra DMA転送を使うという奥の手がありますが、Ultra DMA転送ではクロックの立ち上がり立ち下りの両方のエッジを使うので、設計の難易度はさらに上がります。

今回の記事を参考に、より高速なATAインターフェースを実現するのは、あなたです。

参考文献

- 『PCIデバイス設計入門』, TECH I Vol.3, CQ出版(株)
- 『ATA (IDE) /ATAPI の徹底研究』, TECH I Vol.10, CQ出版(株)

やまたけ・いちろう 来栖川電工有限会社

〔リスト1〕ATAインターフェースのVHDLソース(一部)

```
-- *****
-- ***** ローカルバスシーケンサ
-- *****
LOCAL BUS Seq : process( PCICLK, RST n )

    ~中 略~

begin

-- ***** リセット時動作 *****
    if ( RST n = '0' ) then -- PCIバスリセットがアサートされたとき

        ~中 略~

        -- PIO転送モードレジスタ
        PIO Mode <= (others => '0');

        -- ATA/ATAPI信号初期化
        DD Port <= (others => '0');
```


〔リスト1〕 ATA インターフェースの VHDL ソース (一部) (つづき)

```

DD HiZ <= '0';    -- ATA データバス出力方向
CSOn  <= '1';
CSIn  <= '1';
DIOWn <= '1';
DIORn <= '1';
DA    <= (others => '0');

-- ATA レジスタアクセスウェイトクリア
ATA Count := '0';
SETUP Count := (others => '0');
WIDTH Count := (others => '0');
WAIT Count := (others => '0');

elsif (PCICLK'event and PCICLK = '1') then

-- PCI INTA# 割り込み出力
if (INTRQ = '1') then    -- ATA 割り込み入力
    INTA HiZ <= '0';    -- 割り込み出力
else
    INTA HiZ <= '1';    -- 割り込み非出力
end if;

-- ***** ローカルバスシーケンサ ステートマシン ***** --

LOCAL CURRENT STATE := LOCAL NEXT STATE ;
case LOCAL CURRENT STATE is

-- ***** LOCAL IDLE 時の動作 ***** --
when LOCAL IDLE => -- ローカルバスシーケンサ スタート指示待ち

    if (LOCAL Bus Start = '1' ) then -- ローカルバスシーケンサ スタート!

        if (Hit Config = '1') then -- コンフィグレーションサイクルヒット
            LOCAL NEXT STATE := LOCAL CFG ACCESS; -- コンフィグレーションステートへ
        end if;

        if (Hit Io = '1') then -- I/O サイクルヒット

            if (PCI Address(4) = '1') then -- 400ns ウェイト用 I/O アクセス
                WAIT Count := (others => '0');
                LOCAL NEXT STATE := LOCAL 400n WAIT;

            else -- ATA レジスタアクセス
                if (ATA Count = '1') then -- ATA サイクルタイムウェイト完了
                    if (PCI Address(3) = '0') then -- ATA コマンドブロックレジスタ空間 (0h~7h)
                        CSOn <= '0';
                    else
                        CSIn <= '0';
                    end if;
                    DA <= PCI Address(2 downto 0);
                    if (PCI BusCommand(0) = '0') then -- リードサイクル
                        DD HiZ <= '1'; -- ATA (IDE) データバスドライブ解放
                    end if;
                    case PIO Mode is -- PIO 転送モード別パラメータ設定
                    when "000" => -- モード 0
                        SETUP Count := "11"; -- アドレスセットアップウェイト 3 クロック
                        WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                    when "001" => -- モード 1
                        SETUP Count := "10"; -- アドレスセットアップウェイト 2 クロック
                        WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                    when "010" => -- モード 2
                        SETUP Count := "01"; -- アドレスセットアップウェイト 1 クロック
                        WIDTH Count := "1010"; -- クロック幅ウェイト 10 クロック
                    when others => -- モード 3/4
                        SETUP Count := "01"; -- アドレスセットアップウェイト 1 クロック
                        WIDTH Count := "0011"; -- クロック幅ウェイト 3 クロック
                    end case;
                    WAIT Count := "0001"; -- ウェイトカウンタクリア (次のステート遷移分で 1 ウェイトカウント)
                    LOCAL NEXT STATE := LOCAL SETUP WAIT;

                else -- ATA サイクルウェイトが経過するまでアイドルに待機
                    LOCAL NEXT STATE := LOCAL IDLE;
                end if;

            end if;

        end if;

    else -- ローカルバスシーケンサ スタートフラグがまだならこのステートにとどまる
        LOCAL NEXT STATE := LOCAL IDLE;
    end if;

-- 以下省略

```

今後の展開と基板入手方法

井倉将実

● 今後の展開

以上で、グラフィックス出力とキーボード/マウス、そしてHDDやCD-ROMドライブがつながるパソコンを実現できました。しかし機能的には、まだまだ足りないのが現状です。

今回の特集で解説を掲載できなかったインターフェースとしては、PCカード/CFカードコントローラ、光デジタルIN/OUT対応PCMサウンドカードなどがあります。

また、ATAインターフェースの2チャンネル化やシリアルやパラレルポートなど、これまで設計してきた各種インターフェースを1枚にまとめ、ATX形状の基板を起こす計画があります。特集原稿執筆段階では、まだスケジュールが決まっていなかったのですが、本号が発売される頃には、何らかのアナウンスを行えると思います。下記URLを参照ください。

■ URL : <http://www.kurusugawa-ele.co.jp/>

● 基板の入手方法

今回の特集で設計/製作した各種基板、また開発ツールなどの入手方法について説明します。

▶ プロセッサボード

プロセッサボードは、BIANCA(ビアンカ)という愛称を付けて呼んでいます。特集執筆時点では、試作基板および量産試作基板が完成した段階で、問題なく動作している状況です。本号が発売される頃にはプロセッサボードの量産版も完成し、ドキュメントなどの準備をしている頃だと思われます。出荷開始状況など最新情報は、次のURLを参照してください。

■ 発売元：来栖川電工(有)

■ 品名：SH-4搭載PCI/PICMG対応CPUカード

■ 型名：KEI-BIANCA/SH4

■ URL : <http://www.kurusugawa-ele.co.jp/product/system/bianca/>

▶ グラフィックスボード

今回は、XILINX Spartan-II搭載PCI開発キットのオプションとして、ビデオ用D-Aコンバータを搭載したKEI-EVSP2/VIDEOを使用しました。KEI-EVSP2/VIDEOは、すでに販売中のPCI試作評価用ボードおよびオプションのキットです。

■ 発売元：来栖川電工(有)

■ 品名：XILINX Spartan-II搭載PCI開発キット/ビデオ出力オプション付き

■ 型名：KEI-EVSP2/VIDEO

■ URL : <http://www.kurusugawa-ele.co.jp/product/pci/evsp2/>

▶ ATAインターフェース

特集執筆時点では基板化は行っていない。ビデオカードのところでも紹介したKEI-EVSP2/150を使い、拡張ピンヘッダの部分を手配線で試作しています。

KEI-EVSP2/150は、すでに販売中のPCI試作評価用ボードです。

■ 発売元：来栖川電工(有)

■ 品名：XILINX Spartan-II搭載PCI開発キット

■ 型名：KEI-EVSP2

■ URL : <http://www.kurusugawa-ele.co.jp/product/>

[pci/evsp2/](#)

▶ PS/2キーボード&マウスインターフェース

PCIバス接続部分は、上記ATAインターフェースと兼用で設計しました。キーボードやマウスのデータを変換するマイコンには、市販されているM16CカードマイコンOAKS16-BoardKit(オークス電子)を使用しました。

M16Cのコンパイラ/デバッガはすべて、OAKS16-BoardKitに添付されているもの、または三菱電機のWebサイトから入手できるフリーのものが使えます。

■ 発売元：オークス電子(株)

■ 品名：OAKS16シリーズ ■ 型名：OAKS16-BoardKit

■ URL : http://www.oaks-ele.com/oaks16/index_oaks16.htm

■ M16C関連URL : <http://www.infomicom.mesc.co.jp/M16C/mctopj.htm>

▶ PCIバックプレーン

これらのPCIボードをまとめて一つのシステムとするためには、PCIバックプレーンが必要です。今回は市販PCIバックプレーンの一つであるPCM-PCM05(インタフェース)を使用しました。

■ 発売元：(株)インタフェース

■ 品名：PCIバス5スロットバックプレーン

■ 型名：PCM-PCM05

■ URL : <http://www.interface.co.jp/catalog/prdc.asp?name=pcm-pcm05>

▶ SH-4用開発ツール

SH-4上で動作するプログラムの開発やデバッグは、PARTNER-J(京都マイクロコンピュータ)およびexeGCC(同)を使用しました。JTAGデバッグとしてはかなり高速で、SH-4用JTAGデバッグの中では安価に購入できる、コストパフォーマンスの良いデバッグおよびコンパイラだと思います。

■ 発売元：京都マイクロコンピュータ(株)

■ 品名：SH-4用JTAGデバッグPARTNER-J

■ 型名：PARTNER-J Model10/SH4

■ URL : <http://www.kyoto-microcomputer.co.jp/j/jsh4.htm>

▶ FPGA設計開発ツール

今回のシステムでは、プロセッサボード、グラフィックスボード、ATAインターフェースボードなど、FPGAとしてすべてSpartan-II(ザイリンクス)を搭載しています。無料版WebPACK ISEには論理合成エンジンも含まれているので、VHDLソースの入力から論理合成、配置配線、ダウンロード/デバイスプログラミングまで、FPGA設計開発ツールは、Spartan-II対応の設計開発ツール一つで十分です。本特集で設計したVHDLソースも、すべて無料版のWebPACK ISEで論理合成/配置配線が可能です。

なお、ツールのダウンロードにはユーザー登録が必要です。

■ 発売元：ザイリンクス(株)

■ URL : <http://www.xilinx.co.jp/webpack/index.htm>

第5回

続・C言語をコンパイルする際に指定するオプション

岸 哲夫

C言語をコンパイルする際に指定するオプションの説明を続ける。

今回は、

- ハードウェアモデルとコンフィグレーションオプション。補足として、クロスコンパイル環境について
 - コード生成規約に対するオプション
 - 実行に影響を与える環境変数
 - プログラムにプロトタイプを追加する protoize について
- などの事柄について、説明と検証を行う。

(筆者)

クロスコンパイル環境について

「クロスコンパイル」というのは、簡単にいえば、ターゲットマシンで実行可能なバイナリをホストマシンで作ることです。

GCCがターゲットマシンにできる環境については、前回説明したとおりです。

たとえば、日立のSH-4用のバイナリを作成するには、それ専用のライブラリをリンクしなければなりません。「ターゲット機種とコンパイラバージョンの指定オプション」で行った説明を補足すると、`-b`オプションの指定の際に`-b sh4`と指定したときと、指定しないときでリンクするライブラリを変えたり、実行するプリプロセッサ、狭義のコンパイラ、アセンブラ、リンカを変えることが可能です。ただし、通常は間違いを避けるために、クロスコンパイル用GCCは別の名称にして別のディレクトリに置くのが普通です。

例として、日立のSH-4用クロスコンパイル開発環境を構築してみましょう。

まずbinutil, GCC, newlibをダウンロードします。

GCCはバージョン2の最終版であるGCC-2.95.3.tar.gzを<http://gcc.gnu.org/>からダウンロードします。

binutilは最新版のbinutils-2.13.tar.gzを<http://www.dnsbalance.ring.gr.jp/>からダウンロードします。

newlibは最新版のnewlib-1.10.0.tar.gzを<http://sources.redhat.com/newlib/>からダウンロードします。

binutilはアセンブラ・リンカその他のツール類を含んでいます。newlibは標準Cライブラリです。RedHatのWebページにあります。ほかのディストリビューションでも問題ありません。

まずはbinutilsの作成です。

```
$ tar zxvf binutils-2.13.tar.gz
$ cd binutils-2.13
$ ./configure --target=sh-hitachi-coff
--prefix=/usr/local
$ make
```

```
$ make install
```

以上でbinutilsが作成されました。エラーが起きる場合は環境をチェックしてください。

次にGCCの作成です。newlibのヘッダを使うので、両方とも解凍します。

```
$ tar zxvf gcc-2.95.3.tar.gz
$ tar zxvf newlib-1.10.0.tar.gz
$ cd gcc-2.95.3
$ mkdir work
$ cd work
$ ../configure --target=sh-hitachi-coff
--prefix=/usr/local --with-newlib
--with-headers=/newlib-1.10.0/
newlib/libc/include
```

```
$ make LANGUAGES="c"
```

```
$ make install LANGUAGES="c"
```

これでクロスコンパイル用GCCが作成されました。エラーが起きた場合、やはり環境をチェックしてください。

次にnewlibの作成です。

```
$ cd newlib-1.10.0
$ mkdir work
$ cd work
$ ../configure --target=sh-hitachi-coff
--prefix=/usr/local
```

```
$ make
```

```
$ make install
```

これでクロスコンパイル環境が作成されました。

```
main()
{
    printf("hello world!!\n");
}
```

このように単純な“hello world”をtestsh.cとして保存します。

```
$ sh-hitachi-coff-gcc testsh.c
```

このようにするとa.outが作成されます。これはSHのcoff

〔リスト1〕 SH用にコンパイルしたもの(testsh.s)

```
.file "test.c"
.data
gcc2 compiled.:
    gnu compiled c:
        .text
        .align 2
LC0:
    .ascii "hello world!!Y12Y0"
    .align 2
    .global _main
main:
    mov.l    r8,@-r15
    mov.l    r14,@-r15
    sts.l    pr,@-r15
    mov      r15,r14
    mov.l    L3,r8
    jsr      @r8
    nop
    mov      r15,r1
    mov.l    L4,r2
    mov      r2,r4
    mov.l    L5,r8
    jsr      @r8
    nop
L2:
    mov      r14,r15
    lds.l    @r15+,pr
    mov.l    @r15+,r14
    mov.l    @r15+,r8
    rts
    nop
L6:
    .align 2
L3:
    .long    __main
L4:
    .long    LC0
L5:
    .long    _printf
```

環境で動作します。

では、アセンブラコードで比較してみましょう(リスト1, リスト2).

```
$ cp testsh.c test.c
$ sh-hitachi-coff-gcc -S testsh.c
$ gcc -S test.c
```

このように、testsh.sのコードはインテルアーキテクチャとは異質のものです。

クロスコンパイル環境を構築すれば、SigmarionやLinuxザウルスSL-A300のためのバイナリを作成することも可能です。

〔リスト2〕 通常のGCCによるコンパイル(test.s)

```
.file "test.c"
.version "01.01"
gcc2 compiled.:
    .section      .rodata
.LC0:
    .string "hello world!!Yn"
.text
    .align 4
.globl main
.type main,@function
main:
    pushl    %ebp
    movl     %esp,%ebp
    subl     $8,%esp
    subl     $12,%esp
    pushl    $.LC0
    call     printf
    addl     $16,%esp
    leave
    ret
.Lfe1:
.size main,.Lfe1-main
.ident "GCC: (GNU) 2.96 20000731
      (Red Hat Linux 7.3 2.96-110)"
```

〔リスト3〕 デフォルトでコンパイルしたアセンブラソース(test31.s)

```
.file "test31.c"
.version "01.01"
gcc2 compiled.:
    .section      .rodata
.LC0:
    .string "%dYn"
.text
    .align 4
.globl main
.type main,@function
main:
    pushl    %ebp
    movl     %esp,%ebp
    subl     $8,%esp
    addl     $-8,%esp
    call     test1
    movl     %eax,%eax
    pushl    %eax
    pushl    $.LC0
    call     printf
    addl     $16,%esp
    addl     $-8,%esp
    call     test2
    movl     %eax,%eax
    pushl    %eax
    pushl    $.LC0
    call     printf
    addl     $16,%esp
    xorl     %eax,%eax
    jmp      .L2
    .p2align 4,,7
.L2:
    movl     %ebp,%esp
    popl     %ebp
    ret
.Lfe1:
.size main,.Lfe1-main
.align 4
.globl test1
.type test1,@function
test1:
    pushl    %ebp
    movl     %esp,%ebp
    movl     $100,%eax
    jmp      .L3
    .p2align 4,,7
.L3:
    movl     %ebp,%esp
    popl     %ebp
    ret
.Lfe2:
.size test1,.Lfe2-test1
.align 4
.globl test2
.type test2,@function
test2:
    pushl    %ebp
    movl     %esp,%ebp
    movl     $200,%eax
    jmp      .L4
    .p2align 4,,7
.L4:
    movl     %ebp,%esp
    popl     %ebp
    ret
.Lfe3:
.size test2,.Lfe3-test2
.ident "GCC: (GNU) 2.95.3 20010315 (release)"
```


ちなみに、SigmarionはCPUにSH-4、SL-A300はXScaleをそれぞれ使用しているので、コンフィグレーションを適切にセットすれば問題なく動作するでしょう。

クロスコンパイルの詳細については、GCCのインストールの回で詳しく説明します。

コード生成規約に対するオプション

以下のオプションは、インターフェース規約を制御するものです。これはコード生成処理において使われます。

なお、ほとんどのオプションには、肯定形式と否定形式の両方があります。-fhogeの否定形式は-fno-hogeとなります。

● -fexceptions

C++の例外処理を有効にします。詳しくはC++の回で説明します。通常、例外処理を必要としないC言語では、デフォルトでこのオプションは無効となります。ただし、C++で書かれた例外処理とリンクしている場合は、このオプションを有効にする必要があります(リスト3～リスト5)。

このように-fexceptionsオプションを付けると、すべての関数に対してフレーム解放のための情報が生成されます。ライブラリ関数であるprintfも例外ではありません。

● -fpcc-struct-return

すべてのstruct型やunion型の値を、レジスタに入れるのではなくメモリ上に置いて返します。

[リスト4] -fexceptions オプションを付けてコンパイルしたアセンブラソース(test32.s)

<pre> .file "test32.c" .version "01.01" gcc2_compiled.: .section .rodata .LC0: .string "%d\n" .text .align 4 .globl main .type main,@function main: .LFB1: pushl %ebp .LCFI0: movl %esp,%ebp .LCFI1: subl \$8,%esp .LCFI2: addl \$-8,%esp call test1 movl %eax,%eax pushl %eax pushl \$.LC0 .LCFI3: call printf addl \$16,%esp addl \$-8,%esp .LCFI4: call test2 movl %eax,%eax pushl %eax pushl \$.LC0 .LCFI5: call printf addl \$16,%esp xorl %eax,%eax jmp .L2 .p2align 4,,7 .L2: movl %ebp,%esp popl %ebp ret .LFE1: .Lfe1: .size main,.Lfe1-main .align 4 .globl test1 .type test1,@function test1: .LFB2: pushl %ebp .LCFI6: movl %esp,%ebp .LCFI7: movl \$100,%eax jmp .L3 .p2align 4,,7 </pre>	<pre> .L3: movl %ebp,%esp popl %ebp ret .LFE2: .Lfe2: .size test1,.Lfe2-test1 .align 4 .globl test2 .type test2,@function test2: .LFB3: pushl %ebp .LCFI8: movl %esp,%ebp .LCFI9: movl \$200,%eax jmp .L4 .p2align 4,,7 .L4: movl %ebp,%esp popl %ebp ret .LFE3: .Lfe3: .size test2,.Lfe3-test2 .section .eh_frame,"aw",@progbits _FRAME_BEGIN : .LSCIE1: .4byte 0x0 .4byte 0x1 .4byte 0x0 .4byte 0x1 .4byte 0x7c .4byte 0x8 .4byte 0xc .4byte 0x4 .4byte 0x4 .4byte 0x88 .4byte 0x1 .align 4 .LECIE1: .set .LLCIE1,.LECIE1-.LSCIE1 .4byte .LLFDE1 .LSFDE1: .4byte .LSFDE1- _FRAME_BEGIN .4byte .LFB1 .4byte .LFE1-.LFB1 .4byte 0x4 .4byte .LCFI0-.LFB1 .4byte 0xe .4byte 0x8 .4byte 0x85 .4byte 0x2 .4byte 0x4 </pre>	<pre> .4byte .LCFI1-.LCFI0 .4byte 0xd .4byte 0x5 .4byte 0x4 .4byte .LCFI3-.LCFI1 .4byte 0x2e .4byte 0x10 .4byte 0x4 .4byte .LCFI4-.LCFI3 .4byte 0x2e .4byte 0x0 .4byte 0x4 .4byte .LCFI5-.LCFI4 .4byte 0x2e .4byte 0x10 .align 4 .LEFDE1: .set .LLFDE1,.LEFDE1-.LSFDE1 .4byte .LLFDE3 .LSFDE3: .4byte .LSFDE3- _FRAME_BEGIN .4byte .LFB2 .4byte .LFE2-.LFB2 .4byte 0x4 .4byte .LCFI6-.LFB2 .4byte 0xe .4byte 0x8 .4byte 0x85 .4byte 0x2 .4byte 0x4 .4byte .LCFI7-.LCFI6 .4byte 0xd .4byte 0x5 .align 4 .LEFDE3: .set .LLFDE3,.LEFDE3-.LSFDE3 .4byte .LLFDE5 .LSFDE5: .4byte .LSFDE5- _FRAME_BEGIN .4byte .LFB3 .4byte .LFE3-.LFB3 .4byte 0x4 .4byte .LCFI8-.LFB3 .4byte 0xe .4byte 0x8 .4byte 0x85 .4byte 0x2 .4byte 0x4 .4byte .LCFI9-.LCFI8 .4byte 0xd .4byte 0x5 .align 4 .LEFDE5: .set .LLFDE5,.LEFDE5-.LSFDE5 .ident "GCC: (GNU) 2.95.3 20010315 (release)" </pre>
--	--	---

〔リスト5〕 Cソース(test31.c)

```
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
int main(int argc, char* argv[])
{
    printf("%d\n", test1());
    printf("%d\n", test2());
    return 0;
}
test1()
{
    return 100;
}
test2()
{
    return 200;
}
```

メモリ効率に問題がありますが、このコードの利点は、GCCによってコンパイルされたファイルと、他のコンパイラでコンパイルされたファイルの間で相互に呼び出しが可能になるという点です。構造体をメモリ上に置いて返すための正確な規約は、ターゲットのコンフィグレーションマクロに依存します(リスト6～リスト8)。

このようにtest33.s(リスト6)では関数test1から戻る際にレジスタebpにセットして戻りますが、test34.s(リスト7)ではstruct tmのサイズである4バイトのアドレスを戻しています。

もっとも、実際にこのような手法を使用するかどうか疑問です。可読性/可搬性を高めるためには使用しないほうが良いと思います。

● -freg-struct-return

struct型とunion型の値をレジスタに入れて戻す規約を使います。サイズの小さい構造体に関しては、こちらのほうが-fpcc-struct-returnよりも効率的です。-fpcc-struct-

returnとその否定である-freg-struct-returnのどちらも指定しないと、GCCはこの二つの規約のうちターゲットにとって標準であるものをデフォルトとして使用します。

● -fshort-enums

enum型に対して必要となるだけのバイト数を割り当てます。

宣言のなかで示された値の最大値がintで収まる場合、そのenum型はintと等しくなります。

実際にはPC/AT互換機の規格でintが32ビットである現在は、この指定をしても意味を成しません。enum型がintであると規定されているので、それ以下の大きさにはならないのです。

enum型にintの範囲を超える値を指定した場合、enum型が8バイト長になることは可能です。その場合、プログラム中でenum型をint型であると規定してしまうとバグの元になるので注意してください。

● -fshort-double

本来はdouble型のサイズはfloat型より大きいのですが、このオプションを指定すると同一のサイズとなります(リスト9)。

プログラムを実行してサイズを表示すると、以下のようになります。

```
$ gcc -fshort-double test35.c
$ ./a.out
doubleのサイズは4です
floatのサイズは4です
$ gcc test35.c
$ ./a.out
doubleのサイズは8です
floatのサイズは4です
$
```

〔リスト6〕 -fno-pcc-struct-return オプションでコンパイルしたアセンブラソース(test33.s)

<pre>.file "test33.c" .version "01.01" gcc2 compiled.: .section .rodata .LC0: .string "%d\n" .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$24,%esp movl \$60,-4(%ebp) addl \$-12,%esp movl -4(%ebp),%eax pushl %eax call test1 addl \$16,%esp movl %eax,%eax movl %eax,-8(%ebp) addl \$-8,%esp movl -4(%ebp),%eax pushl %eax pushl \$.LC0 call printf addl \$16,%esp addl \$-8,%esp movl -8(%ebp),%eax</pre>	<pre> pushl %eax pushl \$.LC0 call printf addl \$16,%esp xorl %eax,%eax jmp .L2 .p2align 4,,7 .L2: movl %ebp,%esp popl %ebp ret .Lfel: .size main,.Lfel-main .align 4 .globl test1 .type test1,@function test1: pushl %ebp movl %esp,%ebp movl 8(%ebp),%edx movl %edx,%eax jmp .L3 .p2align 4,,7 .L3: movl %ebp,%esp popl %ebp ret .Lfe2: .size test1,.Lfe2-test1 .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
---	--

〔リスト7〕 -fpcc-struct-return オプションを付けてコンパイルしたアセンブラソース(test34.s)

<pre> .file "test34.c" .version "01.01" gcc2 compiled.: .section .rodata .LC0: .string "%d\n" .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$24,%esp movl \$60,-4(%ebp) leal -8(%ebp),%eax addl \$-8,%esp movl -4(%ebp),%edx pushl %edx pushl %eax call test1 addl \$12,%esp addl \$-8,%esp movl -4(%ebp),%eax pushl %eax pushl \$.LC0 call printf addl \$16,%esp addl \$-8,%esp movl -8(%ebp),%eax pushl %eax </pre>	<pre> pushl \$.LC0 call printf addl \$16,%esp xorl %eax,%eax jmp .L2 .p2align 4,,7 .L2: movl %ebp,%esp popl %ebp ret .Lfe1: .size main,.Lfe1-main .align 4 .globl test1 .type test1,@function test1: pushl %ebp movl %esp,%ebp movl 8(%ebp),%eax movl 12(%ebp),%edx movl %edx,(%eax) jmp .L3 .L3: movl %eax,%eax movl %ebp,%esp popl %ebp ret \$4 .Lfe2: .size test1,.Lfe2-test1 .ident "GCC: (GNU) 2.95.3 20010315 (release)" </pre>
---	---

〔リスト8〕 Cソース(test33.c)

```

#include <stdio.h>
#include <string.h>
#include <stdlib.h>
struct tm
{
    int tm_sec;
};
struct tm test1(struct tm hoge);
int main(int argc, char* argv[])
{
    struct tm testtm;
    struct tm testtml;
    testtm.tm_sec =60;
    testtml = test1(testtm);
    printf("%d\n",testtm.tm_sec);
    printf("%d\n",testtml.tm_sec);
    return 0;
}
struct tm test1(struct tm hoge)
{
    return hoge;
}

```

〔リスト9〕 サイズを表示するCソース(test35.c)

```

#include <stdio.h>
#include <string.h>
#include <stdlib.h>
int main(int argc, char* argv[])
{
    double d wk;
    float f wk;
    printf("doubleのサイズは%dです\n",sizeof(d wk));
    printf("floatのサイズは%dです\n",sizeof(f wk));
    return 0;
}

```

〔リスト10〕 グローバル変数が重複しているCソース(test36.c)

```

#include <stdio.h>
void test1();
void test2();
int ix;
int main(int argc, char* argv[])
{
    test1();
    test2();
    return 0;
}
void test1()
{
    printf("test1\n");
}

```

● -fshared-data

このオプションを指定してコンパイルした範囲では、データおよびconst指定されていない変数は、プライベートデータではなく共有データとするよう要求します。

一見使いやすいように思えますが、バグを誘発する危険度が大きいと思います。このような場合、スレッドを利用してmutexでデータを管理する方法を選択したほうが安全です。通常のGNU/Linuxではこのような共有データの使い方はできません。

● -fno-common

初期化済みでないグローバル変数をオブジェクトファイル中のbssセクションに割り当てます。

二つの異なるコンパイル単位の中でexternを使わずに同一の変数が宣言されていると、リンクする際にエラーが発生する

ようになるという効果があります(リスト10)。

```

$ gcc -fcommon -o test36 test36.c test37.c
$ gcc -fno-common -o test36 test36.c test37.c
/tmp/ccojxEZU.o(.bss+0x0):
multiple definition of `ix'
/tmp/cckUp9bG.o(.bss+0x0):
first defined here
collect2: ld returned 1 exit status
$

```

- **-fno-ident**

このオプションは `#ident` 指示子を無視します。

`#ident` 指示子は機種によって有効に使用することが可能ですが、汎用的ではない話なので省略します。

- **-fno-gnu-linker**

GNU 以外のリンカを使う場合に指定しますが、C++ の場合はコンストラクタやデコンストラクタのリンクができなくなる恐れがあります。そのような場合には、`collect2` というソフトウェアを使用します。

- **-finhibit-size-directive**

一般的なプログラムのコンパイルには関係のない話ですが、このオプションはアセンブラの `.size` 指示子を出力しません。関数が途中で分割されて主記憶上にロードされると問題を引き起こすことになるものは分割しません。

このオプションは、特殊なプログラムソース `crtstuff.c` をコンパイルする際に使われます。これ以外では使用しません。

- **-fverbose-asm**

生成されるアセンブラコードをより読みやすくするために、そのアセンブラコードの中に余分なコメント情報を追加します。このオプションはコンパイラ自身をデバッグする際にしか役に立ちません。デフォルトは `-fno-verbose-asm` です。

- **-fvolatile**

ポインタを経由したメモリ参照は、すべて `volatile` 指定されたものとみなします。

`volatile` 宣言されていない自動変数は、破壊される可能性があります。また最適化などで意図しないアドレスを参照するコードにされてしまった場合、それがハードウェアの入出力に関わるとき困ったことになります。

そのような状況を防止するために、このオプションが役立ちます。ただし、`volatile` 指定すべきものは意図的にしたほうが、可読性も可搬性も高まると思います。

- **-fvolatile-global**

あらゆるデータ項目に対するメモリ参照はすべて暗黙に `volatile` 指定されたものとします。しかし `static` データ項目を `volatile` 指定されたものとはみなしません。

これもやはり明示的に `volatile` 指定すべきだと思います。

- **-fvolatile-static**

`static` データに対するメモリ参照は、すべて暗黙に `volatile` 指定されたものとします。

- **-fpic**

ターゲットマシンにおいてサポートされていれば、共用ライブ

ラリにおいて使用するのに適した `position-independent c` コードを生成します。

このコードは、すべての固定アドレスにグローバルオフセットテーブルを通じてアクセスします。つまり再配置可能なコードになります。プログラムが起動するときに、ダイナミックローダがグローバルオフセットテーブルのエントリを解決します。

一般的には、`ELF` 実行ファイルを作成する際に使用されるテクニックです。

- **-fPIC**

上の `-fpic` を指定してもマシンによってはグローバルオフセットテーブルの上限サイズが決められています。

その場合、このオプションを指定すれば回避可能です。

- **-ffixed-reg**

`reg` で指定される名前のレジスタを、生成されたコード中で自動的に割り当てません (**リスト 12**～**リスト 14**)。

この例では以下のようなコンパイルを行いました。

```
$ gcc -S -ffixed-si -ffixed-di -ffixed-ax
                                -ffixed-bx test38.c
```

このようなオプションをつけた場合、`si`、`di`、`ax`、`bx` の各レジスタに値を割り当てません。

ソース中のインラインアセンブラでは `bx` を明示的に使っているので、`bx` はその命令文だけで使用されています。

リスト 14 では、

```
movl $10,%ebx
movl $20,%esi
movl $30,%edi
```

のように値が割り当てられていますが、**リスト 13** では、

```
movl $10,-4(%ebp)
movl $20,-8(%ebp)
movl $30,-12(%ebp)
```

のようにメモリ上に割り当てられているのがわかります。

用途としては、インラインアセンブラ中であるレジスタを独立させて使用したいときなどがあります。

- **-fcall-used-reg**

`reg` で指定される名前のレジスタを、関数呼び出しで内容が破壊されてもよいレジスタとして取り扱います。

このオプションを指定してコンパイルされた関数は、指定したレジスタの待避、復元を行いません。固定的な役割をもつレジスタを指定してこのフラグを使うと、正常に動作しない恐れがあります。

- **-fcall-saved-reg**

`reg` で指定される名前のレジスタを、関数呼び出しにより内容が破壊される前に退避し、呼び出し後に復元されるレジスタとして取り扱います。

やはり固定的な役割をもつレジスタを指定してこのフラグを使うと正常に動作しない恐れがあります。

(**リスト 11**) グローバル変数が重複している C ソース (`test37.c`)

```
#include <stdio.h>
int    ix;
void    test2()
{
    printf("test2Yn");
}
```


〔リスト 12〕 -ffixed-reg 検証用 C ソース (test38.c)

```
#include <stdio.h>
int main(int argc, char* argv[])
{
    register    a;
    register    b;
    register    c;
    register    d;
    register    e;
    register    f;
    register    g;
    a = 10;
    b = 20;
    c = 30;
    d = 40;
    e = 50;
    f = 60;
    g = 70;
    printf("test%d,%d,%d,%d,%d,%d,%d\n",a,b,c,d,e,f,g);
    asm ("mov %ebx,$1000 ");
    return 0;
}
```

〔リスト 13〕 -ffixed-reg オプションでコンパイルしたもの (test38.s)

```
#include <stdio.h>
int main(int argc, char* argv[])
{
    register    a;
    register    b;
    register    c;
    register    d;
    register    e;
    register    f;
    register    g;
    a = 10;
    b = 20;
    c = 30;
    d = 40;
    e = 50;
    f = 60;
    g = 70;
    printf("test%d,%d,%d,%d,%d,%d,%d\n",a,b,c,d,e,f,g);
    asm ("mov %ebx,$1000 ");
    return 0;
}
```

〔リスト 14〕 オプションなしでコンパイルしたもの (オプションなし test38.s)

<pre>.file "test38.c" .version "01.01" gcc2 compiled.: .section .rodata .LC0: .string "test%d,%d,%d,%d,%d,%d,%d\n" .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$28,%esp pushl %edi pushl %esi pushl %ebx movl \$10,%ebx movl \$20,%esi movl \$30,%edi movl \$40,-4(%ebp) movl \$50,-8(%ebp) movl \$60,-12(%ebp) movl \$70,-16(%ebp) movl -16(%ebp),%eax pushl %eax movl -12(%ebp),%eax</pre>	<pre> pushl %eax movl -8(%ebp),%eax pushl %eax movl -4(%ebp),%eax pushl %eax pushl %edi pushl %esi pushl %ebx pushl \$.LC0 call printf addl \$32,%esp #APP mov %ebx,\$1000 #NO APP xorl %eax,%eax jmp .L2 .L2: leal -40(%ebp),%esp popl %ebx popl %esi popl %edi movl %ebp,%esp popl %ebp ret .Lfel: .size main,.Lfel-main .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
--	---

● -fpack-struct

すべての構造体メンバの間を空けることなく詰めます。このオプションを使うと、生成されるコードは最適なものではなくなります。

そして、構造体メンバのオフセットはライブラリ関数の呼び出しフォーマットと一致しくなくなります(リスト 15～リスト 17, 次頁)。

詰めてコンパイルしたものは、構造体の並びが以下のものに對し、

```
struct tm_wk
{
    int tm_sec;
    int tm_min;
    int tm_hour;
    char x;
```

```
int tm_mday;
int tm_mon;
int tm_year;
double y;
};
```

メモリ配置が、

```
movl $10,-36(%ebp)
movl $20,-32(%ebp)
movl $30,-28(%ebp)
movb $97,-24(%ebp)
movl $40,-23(%ebp)
movl $50,-19(%ebp)
movl $60,-15(%ebp)
```

のように構造体のバイト数そのままですが、通常は、

```
movl $10,-36(%ebp)
```

〔リスト15〕 -fpack-struct 検証用Cソース(test39.c)

<pre>#include <time.h> #include <sys/time.h> #include <stdio.h> struct tm wk { int tm_sec; /* Seconds. [0-60] (1 leap second) */ int tm_min; /* Minutes. [0-59] */ int tm_hour; /* Hours. [0-23] */ char x; int tm_mday; /* Day. [1-31] */ int tm_mon; /* Month. [0-11] */ int tm_year; /* Year - 1900. */ double y; }; struct tm wk test(struct tm wk intm); int main(int argc, char* argv[]) { struct tm wk wk; struct tm wk outwk;</pre>	<pre> wk.tm_sec = 10; wk.tm_min = 20; wk.tm_hour = 30; wk.x = 'a'; wk.tm_mday = 40; wk.tm_mon = 50; wk.tm_year = 60; wk.y = 0; outwk = test(wk); return 0; } struct tm wk test(struct tm wk intm) { struct tm wk wk; wk.tm_sec = 50; return wk; }</pre>
--	--

〔リスト16〕 構造体メンバの間を詰めてコンパイルしたもの(test39_pack.s)

<pre>.file "test39.c" .version "01.01" gcc2 compiled.: .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$80,%esp pushl %edi pushl %esi movl \$10,-36(%ebp) movl \$20,-32(%ebp) movl \$30,-28(%ebp) movb \$97,-24(%ebp) movl \$40,-23(%ebp) movl \$50,-19(%ebp) movl \$60,-15(%ebp) movl \$0,-11(%ebp) movl \$0,-7(%ebp) leal -72(%ebp),%eax addl \$-8,%esp addl \$-36,%esp movl %esp,%edi leal -36(%ebp),%esi</pre>	<pre> cld movl \$8,%ecx rep movsl movsb pushl %eax call test addl \$44,%esp xorl %eax,%eax jmp .L2 .L2: leal -88(%ebp),%esp popl %esi popl %edi movl %ebp,%esp popl %ebp ret .Lf1: .size main,.Lf1-main .align 4 .globl test .type test,@function test: pushl %ebp movl %esp,%ebp subl \$48,%esp</pre>	<pre> pushl %edi pushl %esi movl 8(%ebp),%eax movl \$50,-36(%ebp) movl %eax,%edi leal -36(%ebp),%esi cld movl \$8,%ecx rep movsl movsb jmp .L3 .L3: movl %eax,%eax leal -56(%ebp),%esp popl %esi popl %edi movl %ebp,%esp popl %ebp ret \$4 .Lf2: .size test,.Lf2-test .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
--	---	---

〔リスト17〕 通常のコンパイルをしたもの(test39_unpack.s)

<pre>.file "test39.c" .version "01.01" gcc2 compiled.: .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$80,%esp pushl %edi pushl %esi movl \$10,-36(%ebp) movl \$20,-32(%ebp) movl \$30,-28(%ebp) movb \$97,-24(%ebp) movl \$40,-20(%ebp) movl \$50,-16(%ebp) movl \$60,-12(%ebp) movl \$0,-8(%ebp) movl \$0,-4(%ebp) leal -72(%ebp),%eax addl \$-8,%esp addl \$-36,%esp movl %esp,%edi leal -36(%ebp),%esi</pre>	<pre> cld movl \$9,%ecx rep movsl pushl %eax call test addl \$44,%esp xorl %eax,%eax jmp .L2 .L2: leal -88(%ebp),%esp popl %esi popl %edi movl %ebp,%esp popl %ebp ret .Lf1: .size main,.Lf1-main .align 4 .globl test .type test,@function test: pushl %ebp movl %esp,%ebp subl \$48,%esp pushl %edi</pre>	<pre> pushl %esi movl 8(%ebp),%eax movl \$50,-36(%ebp) movl %eax,%edi leal -36(%ebp),%esi cld movl \$9,%ecx rep movsl jmp .L3 .L3: movl %eax,%eax leal -56(%ebp),%esp popl %esi popl %edi movl %ebp,%esp popl %ebp ret \$4 .Lf2: .size test,.Lf2-test .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
---	--	--

```
movl $20,-32(%ebp)
movl $30,-28(%ebp)
movb $97,-24(%ebp)
movl $40,-20(%ebp)
movl $50,-16(%ebp)
movl $60,-12(%ebp)
```

のように、4バイト境界で領域が取られます。

● -fcheck-memory-usage

このオプションは個々のメモリアクセスをチェックするための追加のコードを生成します。Checkerという不正なメモリアクセスを検出するツールがあり、このオプションで作成されたコ

[リスト18] -fcheck-memory-usage 検証用Cソース(test40.c)

```
test()
{
    char    a;
    a='a';
}
```

[リスト19] メモリアクセスをチェックするための追加のコードを付加してコンパイルしたもの(test40a.s)

<pre>.file "test40.c" .version "01.01" gcc2 compiled.: .globl chk_r set_right .globl chk_r check_addr .text .align 4 .globl main .type main,@function main: pushl %ebp movl %esp,%ebp subl \$20,%esp pushl %ebx addl \$-4,%esp pushl \$3 movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl \$4 movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl \$4 leal 8(%ebp),%eax pushl %eax movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4</pre>	<pre> pushl %eax call chk_r set_right addl \$16,%esp call chk_r set_right addl \$16,%esp leal 12(%ebp),%ebx addl \$-4,%esp pushl \$3 movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl %ebx movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl %ebx call chk_r set_right addl \$16,%esp leal -4(%ebp),%ebx addl \$-4,%esp pushl \$2 movl %esp,%eax</pre>	<pre> addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl \$4 movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp pushl %ebx movl %esp,%eax addl \$-4,%esp pushl \$3 pushl \$4 pushl %eax call chk_r set_right addl \$16,%esp call chk_r check_addr addl \$16,%esp movl \$30,-4(%ebp) jmp .L2 .L2: .p2align 4,,7 movl -24(%ebp),%ebx movl %ebp,%esp popl %ebp ret .Lfel: .size main,.Lfel-main .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
--	--	--

[リスト20] 通常のコンパイルをしたもの(test40.s)

<pre>.file "test40.c" .version "01.01" gcc2 compiled.: .text .align 4 .globl test .type test,@function test: pushl %ebp movl %esp,%ebp</pre>	<pre> subl \$24,%esp movb \$97,-1(%ebp) .L2: movl %ebp,%esp popl %ebp ret .Lfel: .size test,.Lfel-test .ident "GCC: (GNU) 2.95.3 20010315 (release)"</pre>
---	--

ードはそのツールに対応しています。

なお、このオプションを指定すると、メモリチェックが有効となっている関数の中では、asmキーワードや__asm__キーワードは使えません。

Checkerを使用しなければ関係ないオプションです。リスト18～リスト20を参照するとわかりますが、生成されたコード中ではchk_r check_addrおよびchk_r set_rightへの呼び出しを行っています。

● -fprefix-function-name

このオプションは、関数名に対して生成されるシンボルに接頭語を付加します。GCCは、呼び出される関数だけでなく、定義された関数の名前にも接頭語を付加します。このオプションは上のオプションと対にして使用します。

● -finstrument-functions

このオプションは、関数の入口と出口にプロファイル用の呼び出しを生成します。

関数の中に入った直後と関数から出る直前に、次の名称のプロファイル用の関数が呼び出されます。引き数は、対象の関数のアドレスとその呼び出し箇所です。

プロトタイプは次のようになります。

```
void __cyg_profile_func_enter
    (void *this_fn, void *call_site);
void __cyg_profile_func_exit
    (void *this_fn, void *call_site);
```

前出のソース test40.c (リスト 18) でこのオプションを付けて生成されたコードは、リスト 21 のとおりです。

● -fstack-check

スタックの境界を超えないようにチェックするコードを生成します。マルチスレッド環境ではこのフラグを指定すべきです。

シングルスレッド環境下では、ほとんどすべてのシステムにおいてスタックオーバフローは自動的に検出されるので、このオプションを指定する意味はありません。

● -fargument-alias

● -fargument-noalias

● -fargument-noalias-global

このオプションをユーザーが自分で使う必要はありません。

このオプションは仮引き数間、および仮引き数とグローバルデータの間の可能な関連付けを指定します。

-fargument-alias は、引き数(仮引き数)がお互いに別名になっている可能性があること、それにグローバルデータの別

名になっている可能性があることを指定します。

-fargument-noalias は、引き数はお互いに別名になっていることはないのですが、グローバルデータの別名になっている可能性があることを指定します。

-fargument-noalias-global は、引き数はお互いに別名になっていないし、グローバルデータの別名にもなっていないことを指定します。

● -fleading-underscore

このオプションとその否定のオプションである -fno-leading-underscore は、オブジェクトファイルの中で C のシンボルが表現される方法を強制的に変更します。古いアセンブリコードとのリンクをサポートします。

このオプションの指定が何をもたらすかを理解した上で使用しないと大きな混乱を招きますので、注意して使ってください。

なお、すべてのターゲットにおいて完全にサポートされているわけではありません。

前出のソース test40.c (リスト 18) でこのオプションを付けて生成されたコードは、リスト 22 のとおりです。

このように先頭に _ (アンダースコア) が付いています。

GCC のオプションの説明はこれで終わります。次に、環境変数について説明と検証を行います。

[リスト 21] プロファイル用の呼び出しを付加したアセンブラソース (test41.s)

```
.file "test41.c"
.version "01.01"
gcc2 compiled.:
.globl __cyg_profile_func_enter
.globl __cyg_profile_func_exit
.text
    .align 4
.globl test
    .type    test,@function
test:
    pushl %ebp
    movl %esp,%ebp
    subl $24,%esp
    addl $-8,%esp
    movl 4(%ebp),%eax
    pushl %eax
    pushl $test
    call __cyg_profile_func_enter
    addl $16,%esp
    movb $97,-1(%ebp)
.L2:
    addl $-8,%esp
    movl 4(%ebp),%eax
    pushl %eax
    pushl $test
    call __cyg_profile_func_exit
    addl $16,%esp
    movl %eax,%eax
    movl %ebp,%esp
    popl %ebp
    ret
.Lf1:
    .size    test,.Lf1-test
    .ident   "GCC: (GNU) 2.95.3 20010315 (release)"
```

実行に影響を与える環境変数

ここでは、GCC の実行時に影響を及ぼす環境変数について紹介します。

ファイルを探索する際に利用されるディレクトリ、または接頭語を指定することによって作用を及ぼします。また、環境変数はコンパイル環境の他の側面を指定するためにも使われます。探索される場所については、-B、-I、-L のようなオプションを使うことによって指定可能であることに注意してください(第 4 回で説明した「ディレクトリ探索のためのオプション」を参照)。

[リスト 22] C のシンボルが表現される方法を強制的に変更したアセンブラソース (test42.s)

```
.file "test42.c"
.version "01.01"
gcc2 compiled.:
.text
    .align 4
.globl test
    .type    _test,@function
test:
    pushl %ebp
    movl %esp,%ebp
    subl $24,%esp
    movb $97,-1(%ebp)
.L2:
    movl %ebp,%esp
    popl %ebp
    ret
.Lf1:
    .size    test,.Lf1-test
    .ident   "GCC: (GNU) 2.95.3 20010315 (release)"
```


もちろん、コマンドラインオプションによる指定は、環境変数による指定よりも優先されます。一方、環境変数による指定は、GCCのコンフィグレーションにおける指定よりも優先されます。

- LANG
- LC_CTYPE
- LC_MESSAGES
- LC_ALL

以上の環境変数は、異なる国の慣習をサポートできるようにGCCがローカライズ情報を使う方法をコントロールします。

GCCは、configureによってそのようにするように構成されている場合には、ロケールカテゴリLC_CTYPE、LC_MESSAGESを調べます。これらのロケールカテゴリには、インストール環境によりサポートされている任意の値をセットすることができます。

日本語のEUC漢字コードを使う環境ならば、LANGはja_JP.eucJPと、シフトJISならばja_JP.SJISとなっています。

環境変数LC_CTYPEは、文字分類を指定します。

環境変数LC_MESSAGESは、診断メッセージにおいて使用する言語を指定します。

環境変数LC_ALLがセットされると、その値によってLC_CTYPEやLC_MESSAGESの元の設定は無効にされます。環境変数LC_ALLがセットされていない場合は、LC_CTYPEとLC_MESSAGESのデフォルトの値は環境変数LANGの値となります。

これらの変数がいずれもセットされていない場合、GCCのデフォルトは英語環境となります。

環境変数だけ設定しても診断メッセージが日本語で出力されるわけではありません。それなりの環境構築が必要となります。

なお「Linuxにおける日本語ロケールに関する指針」という文書があります。どのような機能を提供すべきかの指針や、どのように実装すべきかの指針を提言しています。

- 「Linuxにおける日本語ロケールに関する指針」のWebページ
<http://www.linux.or.jp/JF/JFdocs/Japanese-Locale-Policy/index.html>

● TMPDIR

一時ファイルを作成するのに使われるディレクトリを指定する際に使用します。

コンパイルの過程は、四つの段階に分けることができます。プリプロセス/コンパイル/アセンブル/リンクです。

GCCは、それぞれの段階の中間出力を保存するために一時ファイルを作成し、それが次の段階の入力として使われます。たとえば、コンパイルの出力はアセンブラソースです。オプション指定でアセンブラソースを意図的に作成しないかぎり、中間出力として一時ファイルに保存され、次の段階の入力として使われます。

● GCC_EXEC_PREFIX

GCC_EXEC_PREFIXがセットされていると、それはコンパイラにより実行される下位プログラムの名前の接頭語となります。

GCC_EXEC_PREFIXのデフォルトの値はprefix/lib/gcc-

lib/です。prefixは、configureスクリプトを実行したときのprefixの値です。クロスコンパイル環境を構築した際にprefixの値は変わりますが、通常は/usrです。もちろん-Bオプションで指定された別の接頭語があれば、そちらが優先されます。

デフォルトの/usr/lib/gcc-lib/の下にはスタートアップルーチンや共用ライブラリなどがあります。

通常はありませんが、クロスコンパイル環境においてスタートアップルーチンがリンクエラーになった場合、この環境変数が正しいかチェックしましょう。

● COMPILER_PATH

COMPILER_PATHの値は、PATHと同じくコロンで区切られたディレクトリのリストです。上で説明したGCC_EXEC_PREFIXを使ってcc1コマンドなどを見つけることができない場合、この環境変数で指定されたディレクトリを探索します。

● LIBRARY_PATH

LIBRARY_PATHの値は、PATHと同じくコロンで区切られたディレクトリのリストです。GCCがconfigureによってネイティブコンパイラとして構成された場合、GCC実行時に、GCC_EXEC_PREFIXを使って特殊なリンカファイルを見つけることができないと、この環境変数で指定されたディレクトリを探索します。

GCC実行時のリンク処理では、-lオプションで指定された通常のライブラリを探す際にも、このディレクトリが使われます。

もちろん、明示的にライブラリ探索用と宣言されたディレクトリである-Lオプションで指定されたものが最初に使われます。

- C_INCLUDE_PATH
- CPLUS_INCLUDE_PATH
- OBJC_INCLUDE_PATH

上の環境変数は特定の言語に関係するものです。個々の変数の値は、PATHと同じくコロンで区切られたディレクトリのリストです。GCC実行時にヘッダファイルを探す際には、まずオプション-Iで指定されたディレクトリが探索され、続いて上の環境変数のうち使用している言語に対応するものに設定されているディレクトリが探索されます。

標準のヘッダファイルディレクトリは、このあとに探索されます。

C_INCLUDE_PATHはC言語、CPLUS_INCLUDE_PATHはC++言語、OBJC_INCLUDE_PATHはOBJECTIVE C言語にそれぞれ対応します。

● DEPENDENCIES_OUTPUT

この変数がセットされていると、その値はコンパイラにより処理されるヘッダファイルに基づいてmake用の依存関係をどのように出力するかを指定します。この出力は、-Mオプションによる出力とよく似ていますが、ここでは別ファイルに書き込まれ、通常のコンパイル処理も行われます。

実際に指定してみましょう。次に示すようになります。

```
$ export DEPENDENCIES_OUTPUT=$HOME/Out.dat
$ gcc -M test39.c
test39.o: test39.c /usr/include/time.h ¥
/usr/include/features.h ¥
/usr/include/sys/cdefs.h ¥
/usr/include/gnu/stubs.h ¥
/usr/lib/gcc-lib/i586-pc-linux/2.95.3/
include/stddef.h¥
/usr/include/bits/time.h ¥
/usr/include/bits/types.h ¥
/usr/include/bits/pthreadtypes.h ¥
/usr/include/bits/sched.h ¥
/usr/include/sys/time.h ¥
/usr/include/sys/select.h ¥
/usr/include/bits/select.h ¥
/usr/include/bits/sigset.h ¥
/usr/include/stdio.h ¥
/usr/include/libio.h ¥
/usr/include/_G_config.h ¥
/usr/include/wchar.h ¥
/usr/include/bits/wchar.h ¥
/usr/include/gconv.h ¥
/usr/lib/gcc-lib/i586-pc-linux/
2.95.3/include/stdarg.h¥
/usr/include/bits/stdio_lim.h
$ gcc test39.c
$ cat Out.dat
test39.o: test39.c
$
```

● LANG

この環境変数は、GCCの実行時にロケール情報を渡すために使われます。この情報の用途の一つに文字セットの決定があります。C/C++において文字リテラル、文字列リテラル、コメントが解析される際に使われます。

GCCが構築時にconfigureによってマルチバイト文字を取り扱えるよう構成されている場合、LANGの値として以下のものが認識されます。

● C-JIS

JIS文字を認識します。

● C-SJIS

シフトJIS文字を認識します。

● C-EUCJP

EUC文字を認識します。

LANGが定義されていない場合や、値が不正な場合には、マルチバイト文字の認識と変換を行うために、デフォルトのロケールにより定義されているmbilenとmbtowcを使うことになります。

プログラムにプロトタイプを追加するprotoizeについて、 またプロトタイプを削除するunprotoizeについて

ツールであるprotoizeは、プログラムにプロトタイプを追加するために使用します。これにより、プログラムプロトタイプ宣言や引き数の型の取り扱いに関してANSI C方式に変換されます。一緒に提供されているunprotoizeがこの逆のを行います。こちらは、プロトタイプを見つけると、そこから引き数の型情報を取り除きます。

これらのプログラムを実行する際には、ソースファイルをコマンドライン引き数として指定しなければなりません。変換プログラムは、ソースファイルの中でどのような関数が定義されているかを調べるために、まずそれらをコンパイルすることから始めます。

その後に変換を行います。カレントディレクトリにあるソースファイルやヘッダファイルだけを変換します。

あるディレクトリの下の変換したい場合には、-d directoryオプションでその追加のディレクトリを指定することが可能です。変換の対象外としたい特定のファイルを-x fileオプションで指定することも可能です。

protoizeによる基本的な変換は、引き数の型を指定するために関数定義や関数宣言を書き直すことです。可変個数の引き数を取る関数定義や関数宣言については変換しません。

protoizeは、ソース上で関数定義よりも前にある関数呼び出しから利用できるように、ソースファイルの先頭にプロトタイプ宣言を挿入するようにすることもできます。

また、宣言されていない関数が呼び出されているブロックの中に、ブロックスコープをもつプロトタイプ宣言を挿入することもできます。

unprotoizeによる基本的な変換では、ほとんどの関数宣言を書き直して引き数の型を取り除き、ANSI以前の旧方式の形式に関数定義を書き直します。

protoizeやunprotoizeからの出力は、元のソースファイルを置き換えます。元のファイルは、末尾が“.save”で終わる名前に変えられます。末尾が“.save”で終わる名前のファイルがすでに存在する場合は、ソースファイルは破棄されてしまいます。

以下に単純な変換の例を示します。

```
$ cat test42.c
test()
{
    char    a;
    a='a';
}
$
$ protoize test42.c
protoize: compiling `test42.c'
```

〔リスト 23〕 プロトタイプ宣言のないソース(実行前 test43.c)

```
#include <stdio.h>
#include <pthread.h>
#include <sched.h>
typedef struct t_mutex
{
    int          flag;
    pthread_mutex_t mutex;
} mutex;
main()
{
    int res;
    mutex info;
    res = thread_mutex_create(&info);
}
int thread_mutex_create(mutex *mutex_info)
{
    int result;
    pthread_mutex_t buf;
    result = pthread_mutex_init(&(mutex_info->mutex),0);
    if ( result == 0 )
    {
        return 0;
    }
    else
    {
        return -1;
    }
}
```

〔リスト 24〕 protoize で処理したソース(実行後 test43.c)

```
#include <stdio.h>
#include <pthread.h>
#include <sched.h>
typedef struct t_mutex
{
    int          flag;
    pthread_mutex_t mutex;
} mutex;

int thread_mutex_create ( );

main(void)
{
    int res;
    mutex info;
    res = thread_mutex_create(&info);
}
int thread_mutex_create(mutex info)
    mutex *mutex_info;
{
    int result;
    pthread_mutex_t buf;
    result = pthread_mutex_init(&(mutex_info->mutex),0);
    if ( result == 0 )
    {
        return 0;
    }
    else
    {
        return -1;
    }
}
```

protoize: converting file `test42.c'

\$ cat test42.c

test(void)

```
{
    char    a;
    a='a';
}
$
```

ANSI の規約では、引き数がない場合には“ void ”をつけることになっています。関数の引き数を変換した例です。

リスト 23、リスト 24 の例は「プロトタイプ宣言」を挿入する例です。このように「プロトタイプ宣言」を挿入し、関数宣言の形式も変更してしまいます。ただし、現在の C の記法ではこういった方法をとらないように思えます。リスト 25 のように「プロトタイプ宣言」を挿入し、関数宣言もこのようにしたほうがわかりやすいように思えます。

もっとも、この件に関してはプログラマの好みの問題です。通常は、protoize を使わないで最初からプロトタイプ宣言を挿入してコーディングしたほうがメンテナンス性が高まると思います。

* * *

次回は GCC のインストールに関して、また GCC の拡張機能について、説明と検証を詳細に行う予定です。

〔リスト 25〕 筆者の考えで修正したソース(test43.c)

```
#include <stdio.h>
#include <pthread.h>
#include <sched.h>
typedef struct t_mutex
{
    int          flag;
    pthread_mutex_t mutex;
} mutex;

int thread_mutex_create( mutex *mutex_info);

main(void)
{
    int res;
    mutex info;
    res = thread_mutex_create(&info);
}
int thread_mutex_create( mutex *mutex_info)
{
    int result;
    pthread_mutex_t buf;
    result = pthread_mutex_init(&(mutex_info->mutex),0);
    if ( result == 0 )
    {
        return 0;
    }
    else
    {
        return -1;
    }
}
```

きし・てつお オフィス岸

TECH I Vol.14 (Interface10 月号増刊)

好評発売中

規格の概要からカード/ホストコント
ローラ/ドライバの設計/製作

PC カード/メモリカードの徹底研究

B5 判 280 ページ
CD-ROM 付き
定価 2,200 円(税込)

CQ出版社 〒170-8461 東京都豊島区巣鴨 1-14-2

販売部 TEL.03-5395-2141

振替 00100-7-10665

組み込みプログラミングノウハウ入門

第8回

アクティブオブジェクトモデリングのはなし

藤倉 俊幸

はじめに

UML2.0 がいよいよ 2003 年にリリースされる。UML の進化を図 1 にまとめる。UML2.0 の目玉は、MDA (Model-Driven Architecture) を OMG が公式に表明したことであると、来日した Bran Selic 氏が語っていた。Bran Selic 氏は組み込み用 CASE ツールの Rose RealTime の基礎となった ROOM (Real-Time Object-Oriented Modeling) 法^{注1}の開発者で、UML2.0 策定に貢献している。MDA とは、モデルをソフト開発の中心を成す成果物と考えることである。この考え方のもとでは、ソースファイルはコンパイラが生成するオブジェクトファイルと同じような位置付けになる。設計は実装自身になり、設計の実態はモデルを作ることである。そして UML は、モデルを記述するための言語である。

● モデリングとは

モデリングとはいっても「不必要な詳細を隠してより抽

象的に」、「コンピュータの言葉でなくよりアプリケーションに近い言葉で」ソフトウェアを記述することである。われわれが現在「ソースコード」と呼んでいるものも、じつはアセンブラや機械語に変換されて実行される。この点を考えるといわゆる高級言語のソースコードも、レジスタなどの詳細を隠して、より人間に近い言葉でソフトウェアを記述したモデルである(図 2)。

● MDA

MDA では、いったん取り去った詳細を取捨選択し、再びモデルに付加してモデルを進化させている。具体的には、UML の各種ダイアグラムがプログラム化している(図 3, 図 4)。その結果、モデルがあればソースコードは不要になる。モデルを直接実行(executable UML : exUML)すること、モデルから実装を自動生成(code generation)することが可能になる。MDA と exUML、コード生成は厳密には別の概念であるが非常に近く、一体化しやすい。http://www.omg.org/には、これらの概念に関連するドキュメントがいくつかあるが、簡潔で明確でわかりやすいものはないようである。


実際にこれらのこと(MDA, exUML, コード生成)を実現するためには、それぞれのアプリケーション分野独自の要素を柔軟に取り入れていくしくみが必要になる。このしくみは、ステレオタイプやプロファイルとして、以前から UML 自身のアーキテクチャの中に組み込まれていた。

● リアルタイムプロファイル

UML2.0 では、組み込みリアルタイムシステム用に ROOM のすべてと SDL の一部などが UML に取り込まれた。ROOM という名前は、日本では組み込み用オブジェクト指向方法論としてよく使われるが、UML-RT が本当の名前である。UML-RT^{注2}は、Rose RealTime で exUML を実現するために作成されたリアルタイムプロファイルである。この UML-RT で定義されていたモデル要素が UML 本体(standard UML)に取り込まれることになる。

普通、図 5 を見ながらリアルタイムプロファイルというと、「UML Profile for Schedulability, Performance and Time」^{注3}のことを指す。しかし、UML-RT のようなツールベンダーが

〔図 1〕 UML の進化




注 1 : Selic, B., Gullekson, G., Ward, P., *Real-Time Object-Oriented Modeling*, John Wiley & Sons, New York, NY, 1994.


注 2 : <http://www.rational.com/products/whitepapers/442.jsp> よりダウンロード可能。

注 3 : <http://www.omg.org/cgi-bin/doc?ptc/2002-03-02> よりダウンロード可能。


〔図2〕 ソフトウェアのモデリング




〔図3〕 モデルのプログラム化(1)




再び詳細を追加する



〔図4〕 モデルのプログラム化(2)




〔図5〕 UML プロファイル




自社製品を exUML に対応させるために作成したものも含めてリアルタイムプロファイルと呼んでいる場合もある(図6)。つまり、この意味では Tau (Telelogic), Rhapsody (i-Logix), Bridgepoint (Project Technology) など、それぞれ独自のリアルタイムプロファイルを、モデルを実行可能とするためにもっているといえる。図7の SDL プロファイルはこちらの意味である。

SDL の場合、UML に取り込まれるのはその部分であり、残念ながら UML をフロントエンドの分析言語として使用し、実装は SDL で行う形になる。この結果、オブジェクト指向では必須な繰り返し型の開発プロセスを取りにくいのではないと思われる。SDL から UML へリバースできない部分が存在するのがそ

〔図6〕リアルタイムプロファイルの主要な経緯



〔図9〕オブジェクトとスレッド




の理由である。

今回は、UML2.0のアクティブオブジェクトモデリングに注目する。アクティブオブジェクトを使用すると、マルチスレッドを使用する組み込みリアルタイムシステムが作りやすくなる。


1 アクティブオブジェクトとは

太線で描いたオブジェクトがアクティブオブジェクトである、といわれて納得しては話が始まらない。これは単なる表記法である。セマンティクスも規定するのがUMLである。アクティブオブジェクトのセマンティクス定義は、UML1.4以前のUMLではプロセスまたはスレッドのことである。たとえば、UML1.3の22章には、アクティブオブジェクトについて制御アクティビティを開始できるプロセスまたはスレッドと明記してある。スレッドをオブジェクトととらえるなら、それはRTOSの内部データのTCB（タスクコントロールブロック）あたりではないだろうか。TCBにcreate()とかsleep()などのシステムコールをオペレーションとしてもたせれば、オブジェクトになる。しかし、そういうRTOS内部の話ではなく、UML1.3がいつ

〔図7〕SDLとUMLの関係



〔図8〕アクティブオブジェクトの表現



いるのは、アプリケーションレベルのタスクを太線の箱で表すということである。

図8はUML 1.4 with Action Semantics^{注4}からの引用である。この中のFactoryManager、Robot、Ovenのインスタンスがアクティブオブジェクトであり、スレッドに対応するものとして解釈されている。アプリケーションレベルのタスクあるいはスレッドは、プログラム内を走っているいくつかの線（スレッド）ととらえるのが妥当で、オブジェクトのように表現するのはMDAの観点からは無理があるように思う。


オブジェクトとスレッドについて図9に示す。

スレッドを箱として表現するUML1.3のアイデアは、コンカレント図（あるいはタスク図）というダイアグラムで、Real-time Studio (ARTiSAN) などで利用されている（図10）。コンカレント図は、UMLのコラボレーション図を拡張したものに対応する。スレッドを、太線オブジェクトではなくひし形の箱で表現する。Gomaa氏のDARTS^{注5}で見慣れたタスク間通信路記号のほかに、グローバル変数やセマフォなどもアイコンで表現する。複数のタスク間のある瞬間の関係を表現することができるので、タスク分割を検討する際の手助けになる。しかし、スレッドとオブジェクトの関係を表現できないのでこのまま動かすことはで

注4：http://www.omg.org/cgi-bin/doc?ptc/2002-01-09よりダウンロード可能。図8と同様の図は『UMLリファレンスマニュアル』（翻訳あり：ピアソン・エデュケーション、2002）にもある。

注5：H. Gomaa, *Software Design Methods for Concurrent and Real-time Systems*, Addison-Wesley, 1992, ISBN 0-201-52577-1.

〔図 10〕 コンカレント図の例



(<http://www.ddj.com/documents/s=913/ddj9812g/9812g.htm>より)


きない。スレッドとオブジェクトの関係とは、図 8 で Factory Manager アクティブオブジェクトの中に currentJob オブジェクトが入っているというような情報である。したがって、MDA を実現することは難しい。

UML1.4 から、アクティブオブジェクトは、それ自身のスレッド制御をもっているオブジェクトという表現になった。しかし、これでも意味不明なので、UML2.0 ではもう少し説明してある。生成すると仕様にしたがって動き出し、仕様を完了するか外部から止められるまで止まらない。これがそれ自身のスレッド制御をもつということである。タスクのメイン関数と同じである。図 11 に、UML の抜粋と Rose RealTime におけるアクティブオブジェクトの概念を示す。

Rose RealTime のアクティブオブジェクトは内部にスレッド制御の閉じたループをもっている(スレッドではなくスレッドの制御である)。そのスレッド制御はランタイムフレームワークからやってきてまたランタイムフレームワークに帰るだけで、図 9 のように(アクティブ)オブジェクト間を渡り歩くことはしない。このことで、それ自身のスレッド制御をもっているというセマンティクスの実装を実現している。RTOS 環境下で、タスクの制御が RTOS からやってきて RTOS に帰るのと同じである。タスクのメイン関数にあたる部分はランタイムフレームワークの中にある。つまり、アプリケーション層とフレームワーク層に明確に分かれている。

このような実装であれば、アプリケーション層とは独立に一つのメイン関数に対して複数のアクティブオブジェクトを対応させるメカニズムを実現することができる。このようにしないと、アクティブオブジェクトモデリングではタスク数が増えすぎてしまう。並列動作が前提のアクティブオブジェクト間の通信は、関数呼び出しでは実現できないのでメッセージパッシング

〔図 11〕 UML-RT アクティブオブジェクト




(UML 1.4 より)

An Object has its own thread of control and runs concurrently with other active Objects. Such a class is informally called an active class.

(UML 2.0(draft)より)

An active object is an object that, as a direct consequence of its creation, commences to execute its behavior specification, and does not cease until either the complete specification is executed or the object is terminated by some external agent. (This is sometimes referred to as "the object having its own thread of control")

〔図 12〕 ポートによるオブジェクト間結合




(UML2.0(draft)より)

になる。図 11 の破線のスレッド制御は、ランタイムフレームワークによりメッセージが配信されるようすを表している。このような通信機構を UML2.0 では、ポートとコネクタによって表現するようになる(図 12)。これは、Rose RealTime ではカプセル構造図に対応する。


ランタイムフレームワークという言葉が出てきたが、マルチタスク環境で RTOS が必要のようにアクティブオブジェクトでモデリングを行い、そして MDA を実現するためにはランタイムフレームワークが必要になる。

実際に動くものを開発するためには、アプリケーション部分を実現するだけでは不十分で、環境部分を作成しなければならない。シングルトasksのバッチ的に動くアプリケーションであれば、UNIX や Windows といった共通のプラットフォームを利用するのでほとんど意識しないが、独自ハードウェアで動作する組み込みシステムでは環境部分をどうするかが重要になる。図 13 の例では、一つのプロセスが三つのスレッドを所有する動作環境が表現されている。実際に動くモデルとするためには、このようなアプリケーション部分と動作環境部分の表現が必要である。組み込みでオブジェクト指向を導入すると、アプリケーション部分のモデリングに集中して環境側がおろそかになりが

〔図13〕 アプリケーション部分と環境部分



〔図14〕 アプリケーション部分のみのモデル



ちである。そして、最後に統合化する段階で行き詰まることが多い。

アプリケーション部分をアクティブオブジェクトでモデリングするのであれば、動作環境部分はフレームワーク化してプロセスやスレッドなどのRTOSの概念を隠蔽して汎用性をもたせることが可能になる。逆にそのようなフレームワークがあってはじめてアクティブオブジェクトモデリングが可能になる。図10のようなコンカレント図は、環境部分とアプリケーション部分それぞれを中途半端に表現するだけになってしまう。また、アクティブオブジェクトモデリングをうたっている場合でも、UML2.0以前の実態は単なるRTOSのラッパ程度のフレームワークしか提供していないものなど、さまざまであった。UML2.0では図13のアプリケーション部のみの表現は図14のようになる。アプリケーション部としてはここまでしか描かないので、環境部との分離は明確になる。その結果、環境部をフレームワーク化しやすくなる。

2 アクティブオブジェクトモデリング


すでにフレームワークが存在する場合には、アクティブオブジェクトモデリングは利用するフレームワークの影響を大きく受ける。ここでは、例としてRose RealTimeの場合を簡単に紹介する。別の環境ではまったく違う方法になる。

一般論として、オブジェクト指向ではユースケースによるシステム分析からモデリングを始める。この部分は、アクティブオブジェクトもパッシブオブジェクトもかわりない。次に、分析クラスを使ってクラス抽出を行う。ここも、基本的にかわりない。使用する方法論によってクラス抽出の仕方がかわるかもしれないが、影響は受けない。


次に、ユースケースのシナリオ一つ一つを抽出したクラスを使ってシーケンス図で表現する。この作業の中で、分析クラスを実際の設計クラスに置き換えつつクラス抽出の見直しを行いながら、クラスを分割したり、統合する(図15)。このあたりからモデリングの違いが出てくる。パッシブクラスの場合、クラス間インターフェースは関数呼び出しなので、図16のようなマルチスレッドシーケンス図の実装可能性確認はできず、シングルスレッド動作まで分割しなければならない場合が多い。

シングルスレッドのシーケンス図とは、一筆書きできるアミダクジのようなシーケンス図である。このときの一筆書きの線がスレッド制御に対応する。図16では、Engineから周期的にstatusを送信してくることを表現しているので一筆書きができない。つまりこのままでは、パッシブオブジェクトモデリングはできない。しかし、アクティブオブジェクトモデリングでは、オブジェクトはそれぞれ独自のスレッド制御をもっているので、メッセージ線を伝わってスレッド制御が移動することはない。そ


〔図 15〕 モデリング手順 (1)



〔図 16〕 モデリング手順 (2)



〔図 17〕 モデリング手順 (3)



それぞれのアクティブオブジェクトは並列に動作することが前提なので、シングルスレッドまで分解する必要はない。パッシブオブジェクトモデリングでは、同期動作するところまで分割しなければならない。同期動作まで分解するためにはタスク分割が必要になる。しかし、タスク分割するにはこの段階では情報が不足していることが多い。したがって、パッシブオブジェクトモデリングでは前にもどる覚悟で先に進めることになる。

アクティブオブジェクトモデリングではタスク分割はフレームワーク側に分離されているので、前にもどる心配はない。シュレイヤー・メラー法の言葉でいえば、問題領域(ドメイン)が分割されている。

ユースケースのシナリオすべてのシーケンス図が描けたら、それぞれのクラスのインターフェースを決めることになる。インターフェースの扱いは決定的に違って来る。Rose RealTimeのアクティブオブジェクトモデリングでは、アクティブオブジェクト

のインターフェースは、アクティブオブジェクトとは別のクラスで実現する(図 17)。パッシブクラスの AirConSystem は、自分への入力メッセージに対応したオペレーション、on()、setTemp()と status()をもつことになる。この中で、onと setTemp はユーザーインターフェースのコントロールパネルからの入力であり、エアコンのインバータ側からの status 入力と一緒にされる必然的な理由はない。たまたま行ったクラス抽出の結果、本来一緒にされるべき onと setTemp、ack、runLevel と切り離され、本来なら別々である status と一緒にになっているだけである。しかも、抛り所のクラス抽出は、将来のタスク分割の結果によって見直される可能性が高いのである。

一方、インターフェースを別クラスで実装する Rose RealTime 型のモデリングでは、役割別のインターフェースは役割別にそのまままとめておくことができる。そして、インターフェースとふるまいを明確に分割して実装できる。このことは、モデルの

理解しやすさや再利用性を向上させる。しかも、タスク分割の影響を受けないので非常に安定したモデルを初期の段階から構築できる。マルチスレッド環境でのアクティブオブジェクトモデリングの優位性は、疑う余地がない。


Rose RealTimeのランタイムフレームワークの原型であるROOMについては難しいという話をよく聞かすが、先に説明したように実際は非常に簡単である。むしろ、パッシブクラスで実装するほうが困難である。とくに、大きなシステムになるほどクラス分割とタスク分割を同時に考えながら設計するのは至難の業である。ROOMが難しいというのはほとんど誤解である。

誤解の原因は、ROOMを解説した分厚い本にあるのではないかと思う(図18)。この本のほとんどの部分はランタイムフレームワークの話である。アプリケーションを作るために必要な部分は、最後の三つの章だけである。第12章が設計モデリングに関すること、第13章がアーキテクチャモデリング、第14章が開発プロセスに関することである。この本を予備知識なしに最初から読むと挫折する。パッシブクラスを使ってフレームワーク自身を作りたい人(すなわち図13のレベル)は最初から読む必要があるが、Rose RealTimeを使用してアプリケーションのみを作る人(すなわち図14のレベル)は、第12章から読めば十分である。逆に他の部分を読むと混乱すると思う。RTOSの作り方を学ぶのとRTOSの使い方を学ぶことの違いに相当する。


● タスク分割の自動化

タスク分割とアクティブオブジェクトモデリングの関係は、ど

〔図18〕 ROOM本



〔図19〕 モデル解析ツールとの連携



うなるのであろうか。アクティブオブジェクトを使用した場合、一つのタスクに複数のアクティブオブジェクトを載せるようになる。タスク生成などの具体的な実現の仕方はフレームワークの中で解決済みなので、設計者の仕事はアクティブオブジェクトとタスクとのマッピングを指定するだけになる。そして、マッピングの取り方はレートモノトニック分析により、いまでは自動化されている。数年前までは考えられないことであるが、スキルの要求されていたタスク分割は、いまでは自動化される時代になったのである。UMLを使用するメリットは、実行可能モデルを作るだけではなく、モデル解析ツールと連携することによりモデルの検証ができることである(図19)。将来は、タスク分割だけでなく前回扱った時間オートマタによる仕様の検証なども可能になるだろう。

自動タスク分割の手順は、まずデッドライン付きの外部イベントを洗い出す。そして、その外部イベントそれぞれについて処理手順をシーケンス図で表現し、各処理の最悪実行時間を指定する。そして、ツールを起動する。


たとえば簡単な例として、デッドライン付きの三つのイベント(event1, event2, event3)があったとする(図20)。このときに、イベントの到着パターンも指定する。例では周期イベントにしてあるが、分布関数による指定も可能である。

次に、オブジェクト抽出を行う。ここでは、ユースケースから二つのオブジェクトが抽出されて全体で五つのアクティブオブジェクトが抽出されたとする(図21)。

次に、抽出したオブジェクト間のメッセージパッシングにより、外部オブジェクトの処理手順をシーケンス図で記述する。図22では、簡単のために一つのシーケンス図にまとめてしまったが、本当は別々に描く。また、メッセージの種類も非同期メッセージにしてあるが、目的に応じて同期メッセージ、関数呼び出しを指定することができる。メッセージの種類もタスク分割に反映される。つまり、同期メッセージが関数呼び出しであれば同一スレッドにマップされる。非同期メッセージの場合は、時間制約とリソース制約によって別スレッドになるか同一スレッドになるかをツールが決定する。また例では、各イベント処理が一筆書きまで落とされているが、非同期メッセージを使う場


〔図20〕

外部イベント例




Input Event	デッドライン	起動周期
Event1	135	270
Event2	285	350
Event3	700	700

〔図 21〕 オブジェクト抽出




〔図 22〕 シーケンス図による表現と時間制約の指定



合、途中でスレッド制御が分岐するような処理もちろん、実現可能かつ解析可能である。

非同期メッセージ送信を直接 RTOS のメールボックスなどのシステムコールによる実装に落とすと、そこはタスク境界になってしまい、タスク分割を行っていることになる。それではコンカレント図を使用する分析設計や OCTOPUS 法と同一になってしまう。RTOS が提供するのはタスク間メッセージ通信のみであり、タスク内で使用することは想定されていないので、同一タスク内で使用するとデッドロックになったりする。したがって、たとえば後から、リソース不足などでタスクを結合させる際に非同期から同期へのメカニズムの変更が必要になってしまう。スレッドマッピングの自由度を確保するためには、タスク間でもタスク内でも同様に使用できる非同期通信メカニズムをフレームワークで提供する必要がある。


〔図 23〕 イベントごとにスレッドを割り当てた場合




一般に人間がタスク分割を行うと、図 23 のようなイベントごとのタスク分割になりがちである。そして、開発の後半で実機によって試験した際に時間制約を守れないと、C4 や C5 の処理時間を短縮することで何とか乗り切ろうとする。しかし、それだけでは選択肢が少なすぎて対応できないこともある。また、C4 や C5 の中にハードウェアに依存しすぎる痕跡を残すことになり、部品性を損なうことになる。また、最悪の場合、モデル構造全体が崩壊することもある。

実際は、モデルを崩壊させる前に図 24～図 26 に示すような各種の構成を検討するべきである。このような組み合わせを自由に実施できるところが、アクティブオブジェクトモデリングの大きな利点である。また、作成した組み合わせをツールにより検証できることと、組み合わせ自身をツールが生成して自動化できることも重要である。ただ、このスレッドマッピング問題はいわゆる NP ハード問題であり、アクティブオブジェクト数が増えると組み合わせ数が指数関数的に増えるので最適解を検索できない。しかし、実行可能解を見つけることはできる。タイミング解析ツールが提供する解は、実行可能解である。

〔図 24〕 シングルスレッドの場合




〔図 26〕 二つのスレッドで実現した場合




RapidRMA によるタイミング解析パラメータの設定画面を図 27 に示す。スケジューリング方式やリソース同期方式ばかりでなく、最適化オプションとして、タスク数を減らすか、タスク間通信を減らすか、どちらかを指定できる。タスク数を減らせばスタックなどの RAM を節約できる。一方、タスク間通信を減らせばコンテキストスイッチングが減るので、実行時間を短縮できる。必要なパラメータを設定して OK をクリックすれば、タスク分割が行われる。そしてタスク分割の結果は、自動的に Rose RealTime のタスクマッピング仕様として図 28 のよう

〔図 27〕 RapidRMA によるタイミング解析



〔図 25〕 オブジェクトごとにスレッドを割り当てた場合




に取り込まれる。

3 構造化クラス


アクティブオブジェクトの中に、アクティブオブジェクトを入れることができる。これは、UML1.3 レベルのアクティブオブジェクトではできないことである。オブジェクト間の全体部分の関係はクラス図で表現される。UML2.0 ではこれとは別に、構造化クラスという概念を導入している。構造化クラスは、内部にコラボレーション図をもつ。クラス図の全体部分の関係だけでは、ポートとコネクタによって表現される通信関係を表現することができないので、構造化クラスはコラボレーション図で内部の接続構造を表現する。

アクティブオブジェクトの中にアクティブオブジェクトを入れるというのは、アクティブオブジェクトが構造化クラスであり内部のコラボレーション図で全体部分の関係にある別のアクティブオブジェクトとの接続関係を表現できるということである(図 29)。前節までの話では、一つのアクティブオブジェクトを設計要素として見てきた。しかしアクティブオブジェクトは構造化することで、アーキテクチャを表現することも可能である。このことは、アクティブオブジェクトモデリングのもう一つの重要なポイントである。


〔図 28〕 RoseRT によるアクティブオブジェクトとタスクとのマッピング



〔図 29〕 アクティブオブジェクトの組み合わせ




〔図 30〕 機能部分と制御部分を別のオブジェクトとして実装



この連載の第 6 回(本誌 2002 年 11 月号)の最後に、状態マシン設計に関連して、主要機能レベルと補助機能レベル、制御レベルで状態マシンを階層化することについて述べた。しかし、主要機能レベルの要求はユースケースからもたらされ、補助機能レベルはユースケースのような機能ベースの分析からではなく通信路の信頼性確保などの非機能的な要求からもたらされる。また、制御レベルはハードウェアの不具合回避などの要求にもよる。このように、それぞれ役割の異なるものは、階層化だけでは分離が不十分で、別のオブジェクトにすべきであると述べた。ふるまいとインターフェースを分離した構造化可能なアクティブオブジェクトを利用することで、このことが可能になる。ふるまいとインターフェースが結合し、クラス図のみで構造化されていないパッシブクラスでは、対応は難しい。

たとえば、図 30 のようなアーキテクチャが可能になる。組み込み系の場合、制御部分の仕様追加・変更が頻発する傾向があるが、そのような場合でも、図 31 に示したようにアーキテクチ

〔図 31〕 さらに入れ子にする



ャの入れ子構造で対応可能になる。

おわりに

UML2.0 の話題から、Rose RealTime のアクティブオブジェクトモデリングを紹介した。アクティブオブジェクトモデリングでは、フレームワークが目的のアプリケーションに適合するかどうかが重要になる。ツールを選定する際に、ツール機能の比較表を作成してあげることができる、これができないと詳細に検討することがある。このとき重要なのは、一つ一つの機能の有無ではなく、どのようなフレームワークが利用できるかである。

ふじくら・としゆき 日本ラショナルソフトウェア(株)

x86CPUだけでもマスタしたい

開発技術者のためのアセンブラ入門

第14回 CPUのデータ転送 (その2)

大貫広幸

今回は、前回説明できなかった i486 および Pentium 以降で
使用できるデータ転送命令について解説します。

アセンブラでのデータ転送命令の記述 2

ここでは汎用命令のうち、i486 以降、Pentium 以降といった
使用可能な CPU を選ぶデータの転送命令と、分類上「その他の
命令」にある転送命令について説明します。

表 1 は、今回説明する転送命令を示したものです。

● BSWAP 命令

BSWAP 命令は、i486 以降で使用できる命令です。

BSWAP 命令は、オペランドで指定された 32 ビットレジスタ内
の各バイト値を交換するための命令です。

交換されるバイトは、図 1 のように、

(ビット 31 ~ 24) ↔ (ビット 7 ~ 0)

(ビット 23 ~ 16) ↔ (ビット 15 ~ 8)

です。

この命令は、ビックエンディアンで表される値をリトルエンデ
ィアンの値に変換する場合や、その逆にリトルエンディアンで表
される値をビックエンディアンに変換する場合に使用します。

実際の MASM での記述例をリスト 1、gas での記述例をリス
ト 2 に示します。

● XADD 命令

XADD 命令も、i486 以降で使用できる命令です。

XADD 命令は転送と加算を一つにした命令で、転送先を DEST、
転送元を SOU で表した場合、

● まず DEST を SOU に転送


● 次に DEST と SOU の元の値を加算した値を DEST に転送
と動作します。この場合、加算を実行しているため、フラグは
次回解説する予定の ADD 命令と同じ影響を受けます。

〔表 1〕 i486, Pentium 以降の 32 ビット CPU で使用できる転送命令、および「その他の命令」に分類されている転送命令

分 類	インストラ クション名	動 作	影響を受けるフラグ	使用可能 CPU
デー タ 転 送 命 令	BSWAP	Byte Swap ● 32 ビットレジスタ内のバイトを交換し、 リトルエンディアン ↔ ビックエンディアンの変換を行う	なし	486 以降
	XADD	Exchange and Add ● DEST を SOU に転送し、元の SOU と DEST を加算し DEST に設定する	CF, PF, AF, ZF, SF, OF が加算結果に したがい設定される	486 以降
	CMPXCHG	Compare and Exchange ● アキュムレータ (AL, AX, EAX) と DEST を比較し、 等しければ、ZF ← 1, DEST ← SOU を行う 等しくなければ、ZF ← 0, アキュムレータ ← DEST を行う	CF, PF, AF, ZF, SF, OF が比較結果に したがい設定される	486 以降
	CMPXCHGB	Compare and Exchange 8 Bytes ● EDX : EAX と DEST を比較し、 等しければ、ZF ← 1, DEST ← ECX : EBX を行う 等しくなければ、ZF ← 0, EDX : EAX ← DEST を行う	CF, PF, AF, ZF, SF, OF が比較結果に したがい設定される	Pentium 以降 CPUID 命令で使用可 能か調べる
	CMOVCc	Conditional Move ● cc で示された条件が成立する場合に、 DEST ← SOU の転送を行う	なし	Pentium Pro 以降 使用可能か CPUID 命 令で調べる
そ の 他 の 命 令	LEA	Load Effective Address ● SOU の実効アドレス (オフセット) を DEST のレジスタに設定	なし	すべての CPU
	XLAT	Table Look-up Translation ● レジスタ (E) BX が示すメモリ上のバイトテーブルからレジスタ AL をインデックスとして値をレジスタ AL にロードする AL ← [DS : ((E) EBX + 符号なし整数としての AL)]	なし	すべての CPU

● 表中の DEST は destination (先), SOU は source (元) を表す

〔図1〕BSWAP命令の動作



このXADD命令の動作を図で表すと、図2のようになります。実際のMASMでの記述例をリスト1、gasでの記述例をリスト2に示します。

●CMPXCHG命令

CMPXCHG命令も、i486以降で利用できる命令です。

CMPXCHG命令は比較と転送を一つにした命令で、転送先をDEST、転送元をSOUで表した場合、

●まずアキュムレータ(AL, AX, EAX)とDESTを比較

●比較の結果、アキュムレータ=DESTなら、

ZFは1となり、SOUをDESTに転送

●比較の結果、アキュムレータ≠DESTなら、

ZFは0となり、DESTをアキュムレータに転送と動作します。この場合、比較を実行しているため、フラグは次回述べるCMP命令と同じ影響を受けます。

アキュムレータとしてレジスタALが使われるのか、レジスタ

〔リスト2〕gasのBSWAP, XADD, CMPXCHG, CMPXCHG8B, CPUID命令の記述例

```

1      .data
2
3      0000 01      dtByte:  .byte  1
4      0001 0200    dtWord:  .word  2
5      0003 04000000 dtDWord: .long  4
6      0007 08000000 dtQWord: .quad  8
7
8      .text
9      0000 0FCB      bswap   %ebx
10     0002 0FCB      bswapl  %ebx
11
12     0004 0FC01D00   xadd    %bl,dtByte
12     0000000
13     000b 0FC01D00   xaddb   %bl,dtByte
13     0000000
14     0012 660FC115   xadd    %dx,dtWord
14     01000000
15     001a 660FC115   xaddw   %dx,dtWord
15     01000000
16     0022 0FC10503   xadd    %eax,dtDWord
16     0000000
17     0029 0FC10503   xaddl   %eax,dtDWord
17     0000000
18     0030 0FC0DC     xadd    %bl,%ah
19     0033 0FC0DC     xaddb   %bl,%ah
20     0036 660FC1D6   xadd    %dx,%si
21     003a 660FC1D6   xaddw   %dx,%si
22     003e 0FC1C7     xadd    %eax,%edi
23     0041 0FC1C7     xaddl   %eax,%edi
24
25     0044 0FB01D00   cmpxchg %bl,dtByte
25     0000000
26     004b 0FB01D00   cmpxchgb %bl,dtByte
26     0000000
27     0052 660FB115   cmpxchg %dx,dtWord
27     01000000
28     005a 660FB115   cmpxchgw %dx,dtWord
28     01000000
29     0062 0FB10503   cmpxchg %eax,dtDWord
29     0000000
30     0069 0FB10503   cmpxchgl %eax,dtDWord
30     0000000
31     0070 0FB0DC     cmpxchg %bl,%ah
32     0073 0FB0DC     cmpxchgb %bl,%ah
33     0076 660FB1D6   cmpxchg %dx,%si
34     007a 660FB1D6   cmpxchgw %dx,%si
35     007e 0FB1C7     cmpxchg %eax,%edi
36     0081 0FB1C7     cmpxchgl %eax,%edi
37
38     0084 0FC70D07   cmpxchg8b dtQWord
38     0000000
39
40     008b 0FA2       cpuid
  
```

ここで使用しているgasは、AT & T表記の他にインテル表記のニモニックも使用できた

〔リスト1〕MASMのBSWAP, XADD, CMPXCHG, CMPXCHG8B, CPUID命令の記述例

```

.586
.model flat

00000000      .data
00000000 01      dtByte db 1
00000001 0002    dtWord dw 2
00000003 00000004 dtDWord dd 4
00000007      dtQWord dq 8
000000000000000008

00000000      .code
00000000 0F CB      bswap   ebx

00000002 0F C0 1D    xadd    dtByte,bl
00000000 R
00000009 66 0F C1 15 xadd    dtWord,dx
00000001 R
00000011 0F C1 05    xadd    dtDWord,eax
00000003 R
00000018 0F C0 DC     xadd    ah,bl
0000001B 66 0F C1 D6 xadd    si,dx
0000001F 0F C1 C7     xadd    edi,eax

00000022 0F B0 1D     cmpxchg dtByte,bl
00000000 R
00000029 66 0F B1 15 cmpxchg dtWord,dx
00000001 R
00000031 0F B1 05     cmpxchg dtDWord,eax
00000003 R
00000038 0F B0 DC     cmpxchg ah,bl
0000003B 66 0F B1 D6   cmpxchg si,dx
0000003F 0F B1 C7     cmpxchg edi,eax


00000042 0F C7 0D     cmpxchg8b dtQWord
00000007 R

00000049 0F A2       cpuid


end
  
```

8バイト(64ビット)長のデータはDQで定義する


〔図2〕 XADD 命令の動作





↓ XADD実行



〔図3〕 CMPXCHG 命令の動作



* アキュムレータはオペランドサイズが8ビットならAL、16ビットならAX、32ビットならEAXが使用される



AXが使われるのか、それともレジスタEAXが使われるのかは、オペランドで指定されたデータのサイズにより決まります。オペランドのサイズがバイトならAL、ワードならAX、ダブルワードならEAXとなります。

このCMPXCHG命令の動作を図で表すと、図3のようになります。

実際のMASMでの記述例をリスト1、gasでの記述例をリスト2に示します。

● CMPXCHG8B 命令

このCMPXCHG8B命令は、Pentium以降で利用できる命令です。このCMPXCHG8B命令が使用できるか否かは、CPUID命令により判断できます。

CMPXCHG8B命令というのは、今述べたCMPXCHG命令を8バイト(64ビット)にしたものです。

転送元(SOU)は、二つのレジスタECX:EBXで表される64ビット値に固定されています。そのため、オペランドは転送先(DEST)のみ指定することになります。この場合、DESTはメモリ上のクワッドワード(8バイト、64ビット)を指定します。

実際のMASMでの記述例をリスト1、gasでの記述例をリスト2に示します。

動作は、

- まずEDX: EAXの64ビット値とDESTを比較
- 比較の結果、EDX: EAX = DESTなら、ZFは1となり、SOUのECX: EBXをDESTに転送
- 比較の結果、EDX: EAX ≠ DESTなら、ZFは0となり、DESTをEDX: EAXに転送となります。


このCMPXCHG命令の動作を図で表すと、図4のようになります。

● CMOVcc 命令

このCMOVcc命令はPentium Proから取り入れられた命令で、使用可能か否かはCMPXCHG8B命令と同じように、CPUID命令により判断します。

CMOVcc命令をMASM(Ver6.14)で使用する場合は、CPU指定を「686」にします。gas(Ver2.10.90)はそのままCMOVcc命令が使用できます。

〔図4〕CMPXCHG8B 命令の動作



CMOVcc 命令は条件付き転送の命令で、cc で示された条件が成立する場合にのみ転送が行われます(図5)。

CMOVcc 命令はインテル表記の場合、

CMOVcc dest, sou

となります。cc の部分には表2の条件が入ります。


扱えるデータのサイズは、16ビット(2バイト)と32ビット(4バイト)の2種類です。dest は16ビットあるいは32ビットの汎用レジスタ、sou には16ビットあるいは32ビットの汎用レジスタか、メモリ上の16ビットあるいは32ビットの値を指定します。

● CPUID 命令による CMPXCHG8B 命令、CMOVcc 命令の使用判断

CPUID 命令は、Pentium 以降のプロセッサなら使用できる命令で、CPU に関する情報を取得することができます。

CPUID 命令には、オペランドがありません(リスト1, リスト2)。その代わりに、レジスタ EAX に値を設定し、取得したい情報を指定します。

〔図5〕CMOVcc 命令の動作



CPUID 命令の実行結果、つまり CPU の情報は、汎用レジスタの EAX, EBX, ECX, EDX の四つのレジスタに設定されてきます。

CMPXCHG8B 命令や CMOVcc 命令が使用できるか否かは、レジスタ EAX に1を設定し、CPUID 命令を実行することで、レジスタ EDX に設定されてきます。レジスタ EDX のビット8が1

〔表2〕 ニモニックで使われる条件を表す文字

文 字	内 容	成立となる条件
E	Equal ...等しい	ZF=1
Z	Zero ...ゼロ	ZF=1
NE	Not Equal ...等しくない	ZF=0
NZ	Not Zero ...ゼロではない	ZF=0
A	Above ...より上	CF=0 and ZF=0
NBE	Not Below or Equal ...より下でなく等しくない	CF=0 and ZF=0
AE	Above or Equal ...より上か等しい	CF=0
NB	Not Below ...より下でない	CF=0
B	Below ...より下	CF=1
NAE	Not Above or Equal ...より上でなく等しくない	CF=1
BE	Below or Equal ...より下か等しい	CF=1 or ZF=1
NA	Not Above ...より上でない	CF=1 or ZF=1
G	Greater ...より大きい	ZF=0 and SF=OF
NLE	Not Less or Equal ...より小さくなく等しくない	ZF=0 and SF=OF
GE	Greater or Equal ...より大きい等しい	SF=OF
NL	Not Less ...より小さい	SF=OF
L	Less ...より小さい	SF ≠ OF
NGE	Not Greater or Equal ...より大きくなく等しくない	SF ≠ OF
LE	Less or Equal ...より小さいか等しい	ZF=1 or SF ≠ OF
NG	Not Greater ...より大きくない	ZF=1 or SF ≠ OF
C	Carry ...キャリがある	CF=1
NC	Not Carry ...キャリがない	CF=0
O	Overflow ...オーバーフローがある	OF=1
NO	Not Overflow ...オーバーフローがない	OF=0
S	Sign ...符号がある(負数)	SF=1
NS	Not Sign ...符号がない(非負数)	SF=0
P	Parity ...パリティがある	PF=1
PE	Parity Even ...パリティが偶数	PF=1
NP	Not Parity ...パリティがない	PF=0
PO	Parity Odd ...パリティが奇数	PF=0

なら CMPXCHG8B 命令が使用できます。また、同じレジスタ EDX のビット 15 が 1 なら CMOVcc 命令が使用できることになります。

CPUID 命令は、このほかにもプロセッサに関するいろいろな

〔表3〕 LEA 命令の動作

アドレス サイズ	オペランド サイズ	動 作
16	16	source オペランドの実効アドレスを 16 ビットで計算し、destination オペランドの 16 ビットレジスタにストアする
32	32	source オペランドの実効アドレスを 32 ビットで計算し、destination オペランドの 32 ビットレジスタにストアする
16	32	source オペランドの実効アドレスを 16 ビットで計算し、ゼロ拡張した値を、destination オペランドの 32 ビットレジスタにストアする
32	16	source オペランドの実効アドレスを 32 ビットで計算し、下位 16 ビットを、destination オペランドの 16 ビットレジスタにストアする

情報を提供してくれます。そのため、この CPUID 命令は、回を改めてもう少し詳しく説明する予定です。

● LEA 命令

LEA 命令は、「その他の命令」に分類されている命令で、x86 系 CPU すべてで使用できます。LEA 命令は、転送元(SOU)で指定されたメモリ参照のオペランドで指定された実効アドレスを、転送先(DEST)のレジスタに転送します。

実効アドレスは、メモリアクセス時のオフセットとなる値です。i386 以降の 32 ビット CPU では、実効アドレスとして 16 ビットと 32 ビットのアドレスサイズが指定できます。


また、転送先のレジスタは、16 ビットおよび 32 ビットのオペランドサイズの汎用レジスタが指定できます。

LEA 命令はアドレスサイズとオペランドサイズの違いにより、表 3 のような動作をします。実際の MASM での記述例をリスト 3、gas での記述例をリスト 4 に示します。

● XLAT 命令

XLAT 命令も「その他の命令」に分類されている命令で、x86 系 CPU すべてで使用できます。XLAT 命令は、指定されたメモリ上のバイト値のテーブルから、インデックスで指定されたバイト値をレジスタ AL にロードするというものです(図 6)。

〔図 6〕 XLAT 命令の動作



〔リスト3〕MASMのLEA, XLAT命令の記述例

<pre> .586 .model flat .00000000 .data .00000000 01 dtByte db 1 .00000001 0002 dtWord dw 2 .00000003 00000004 dtDWord dd 4 .00000007 00000064 [dtBA db 100 dup(0) .00000000] .00000000 .code .00000000 66 8D 1D lea bx,dtByte .00000007 66 8D 35 lea si,dtWord .0000000E 66 8D 3D lea di,dtDWord .00000003 R </pre>	<pre> .00000015 8D 1D 00000000 R lea ebx,dtByte .0000001B 8D 35 00000001 R lea esi,dtWord .00000021 8D 3D 00000003 R lea edi,dtDWord .00000027 66 8D 1C 35 lea bx,dtBA[si+5] .00000000C R .0000002F 66 8D 9E lea bx,dtBA[esi+5] .00000000C R .00000036 8D 9E 0000000C R lea ebx,dtBA[esi+5] .0000003C D7 xlatb .0000003D D7 xlat .0000003E D7 xlat dtBA </pre> <p>end</p> <p>XLAT 命令では、この3種類の記述が使用できる</p>
---	--

〔リスト4〕gasのLEA, XLAT命令の記述例

<pre> 1 .data 2 3 0000 01 dtByte: .byte 1 4 0001 0200 dtWord: .word 2 5 0003 04000000 dtDWord: .long 4 6 7 0007 00000000 dtBA: .space 100,0 7 00000000 7 00000000 7 00000000 7 00000000 8 9 .text 10 0000 668D1D00 leaw dtByte,%bx 10 000000 11 0007 668D1D00 lea dtByte,%bx 11 000000 12 000e 668D3501 leaw dtWord,%si 12 000000 13 0015 668D3501 lea dtWord,%si 13 000000 14 001c 668D3D03 leaw dtDWord,%di 14 000000 15 0023 668D3D03 lea dtDWord,%di 15 000000 16 002a 8D1D0000 leal dtByte,%ebx 16 0000 17 0030 8D1D0000 lea dtByte,%ebx 17 0000 18 0036 8D350100 leal dtWord,%esi 18 0000 </pre>	<pre> 19 003c 8D350100 lea dtWord,%esi 19 0000 20 0042 8D3D0300 leal dtDWord,%edi 20 0000 21 0048 8D3D0300 lea dtDWord,%edi 21 0000 22 23 # leaw dtBA+5(%si),%bx 24 # lea dtBA+5(%si),%bx 25 004e 668D9E0C leaw dtBA+5(%esi),%bx 25 000000 26 0055 668D9E0C lea dtBA+5(%esi),%bx 26 000000 27 005c 8D9E0C00 leal dtBA+5(%esi),%ebx 27 0000 28 0062 8D9E0C00 lea dtBA+5(%esi),%ebx 28 0000 29 30 0068 D7 xlatb 31 0069 D7 xlat 32 006a D7070000 xlatb dtBA 32 00 33 006f D7070000 xlat dtBA 33 00 </pre> <p>この gas では、オペランドを設定した XLAT 命令は、誤ったコードを生成するので使用できない</p> <p>gas ではアドレスは 32 ビットで計算されるためこの 16 ビットアドレスはエラーとなり、使用できない</p>
---	--

メモリ上のバイト値のテーブルの先頭は、レジスタ (E) BX で指定します。この場合、CPU が 16 ビットでプログラムを実行している場合はレジスタ BX となり、32 ビットでプログラムを実行している場合はレジスタ EBX となります。そのため、Windows や Linux の 32 ビットプログラムでは、レジスタ EBX が使われます。

そして、インデックスはレジスタ AL で指定します。

このように XLAT 命令は、使用するレジスタを固定しているため、オペランドを必要としません。

ただし、アセンブラの記述上では、メモリ上のバイト値のテーブルの先頭をオペランドとして指定することも可能としています。この場合、指定されたオペランドはアセンブル時に、シンボルの検査のみが行われ、機械語命令の生成には使用されません。

実際の MASM での記述例をリスト 3、gas での記述例をリスト 4 に示します。このリストを見るとわかるように、XLAT 命令にオペランドを指定した場合、MASM では正しく機械語命令を生成していますが、今回使用している gas では誤った機械語命令を生成しているのがわかります。そのため、gas で XLAT 命令を使用する場合は、オペランドは指定しない方法で記述します。

* * *

次回は、x86 系の 32 ビット CPU で使用できる演算命令について説明します。

オブジェクト指向 を使った リアルタイム信号計測システムの開発

酒井由夫 / 松沢 航

はじめに

組み込みシステム機器におけるハードウェアとソフトウェアの比重は、年々ソフトウェア側に比重が移ってきています。その理由は、組み込みシステム機器に要求するユーザーの仕様が多種多様になってきており、それらの要望に答えるために大量のアプリケーションソフトウェアを作成して実装する必要が出てきたからだと考えられます。CPUの性能はどんどん上がっているため、そのようなさまざまな要求に対してもソフトウェアを実装することは物理的には可能ですが、それを短期間に実装しなければならないエンジニアの苦労は絶えません。

ソフトウェアに対する要求が増大し開発期間の短縮も実現しなければならないとなると、ソフトウェア技術者にかかる負担は増える一方です。このような、ソフトウェア技術者の八方ふさがりの状況を打開するための一手段として、組み込みシステムへのオブジェクト指向設計が近年話題になっているのだと思います。

しかし、オブジェクト指向設計の一般的なモデルは、ビジネス系のアプリケーションソフトウェアが対象になっていることが多く、リアルタイム性が要求される組み込み機器で本当に使えるのかどうかははっきりしない(雲をつかむような)と感じる方も少なくないでしょう。そのような中で、参考文献1)のようなeUMLによるオブジェクト指向組み込みシステム開発に関する本が出版されました。UMLを使って組み込みシステムの要求分析を行い、実装までもっていくという内容になっています。

しかし今回は、要求分析からオブジェクト指向設計を行うというよりは、「リアルタイム組み込みシステムでの信号計測」の例を題材に、組み込みシステムにおけるさまざまな制約条件下(RAM/ROM容量の制限、CPUのパフォーマンス、newや多重継承が使えないなど)で、オブジェクト指向設計をシステム全体のどの部分に利用するかによって焦点を当て、オブジェクト指向設計におけるデザインパターンを使うことで解決できる問題がないかを考えていきたいと思います^{注1}。

1. 解決すべき問題

リアルタイム信号計測系の組み込みシステムの実装では、信号計測のロジックが正しく動いているかどうかは、ハードウェアの試作が完成してから実際に信号をA-D変換してその動作を確認するという手順が一般的です。しかし、信号計測のソフトウェアロジックが複雑になればなるほど、実機を使ったデバッグには時間がかかり、ハードウェアができあがる前にロジックを検証したくなります。この場合、ソフトウェアロジックをパソコン上でシミュレーションし、その挙動をビジュアルに表示できるようにして動作を確認してから実機に実装するという形がとれば、開発の期間を短縮し、ソフトウェアの信頼性を高めることができます。

このような実装前のシミュレーションは、一般的にはよく行われていると思いますが、シミュレーションで確認されたソースコードをできるだけそのままの形で実装したり、実装するソースコードとシミュレーションで使用するソースコードの大部分が共通であり、かつ、常に両方とも最新の状態を保つことができれば、問題が起きたときの検証作業や、新しいロジックを一時的に試してみることが容易になります。

また、信号計測系のソフトウェアでは、取り込んだ入力信号がどのように機器の中で二次処理されたのかをビジュアルに確認することが必要になります。このとき、シミュレーション環境としてパソコン上でVisual C++やC++ Builderといったツールを使うことができれば、実機上でデバッグ用のGUIソフトウェアを自作するよりも圧倒的に早く、かつ豊かなユーザーインターフェースを使ってデバッグ環境を構築できます。

さらに、組み込みシステムに固有の部分やシミュレーション環境に固有の部分、また信号計測の心臓部を切り分けることにより、将来発生する可能性のある突然のハードウェアの変更や信号計測部への改善要求の実施をスムーズに行うことができます。

これは、過去のソフトウェア資産をブラックボックスとして

注1：本稿は、これまでC++を使ってオブジェクト指向設計をリアルタイム組み込みシステムに導入したことがないプロジェクトチームをおもな読者対象として考えている。

コラム デザインパターンとは？

パークレーの名誉教授であり、かつ建築家でもある C.Alexander は 1960～1970 年代に「パターンとはわれわれの身のまわりで何回も起こる問題とそれに対する解決のポイント」であると、建物や町の設計、オフィスのデザインやレイアウトには、必ずオーソドックスなパターンが存在することを彼の著書 *A Pattern Language* (邦訳:『パタン・ランゲージ』)と *The Timeless Way of Building* (邦訳:『時を超えた建設の道』)で、建築に関するパターンとして示しています。

参考文献 3) の著者である Erich Gamma ら 4 人 (通称 GoF : Gang of Four) は、オブジェクト指向ソフトウェア設計において、私たちが何回も遭遇する問題とそれに対する解決方法を 23 の具体的なパターンとしてまとめました。これらのソフトウェア・デザインパターンの応用は、いわゆる「車輪の再発明」^{注 A}を防ぎ、大規模なソフトウェアに対し、これらのパターンを組み合わせること

により、より少ないエネルギーで確実にソフトウェア設計を行うことを可能にしました。これは、囲碁や将棋の「定石」に似ています。

GoF らの示したオブジェクト指向言語におけるこれらのパターンの本質は、「オブジェクトの生成」、「データ構造」、「ふるまいの変更」の三つに集約されますが、組み込みシステムのプログラミングにおいては、これらの本質すべてをフル活用することはリソースや開発環境の問題からも難しいといえます。

筆者らが今回紹介したのは「ふるまいの変更」に対して開発工数を減らし、ロバスト^{注 B}を大きくするための「Template Method パターン」や「Strategy パターン」の応用事例です。これらのパターンの本質は、基底クラスにおいて定義したインターフェースや呼び出しの手順を、派生クラス側でオーバーライドすることによって、変更の必要な箇所のみを差し替えることにより、安全にソフトウェアの機能拡張や修正などの開発が可能な点にあるといえます。このように関数をオーバーライドすることにより機能を差し替える手法をフックメソッドと呼びます。

注 A : 「車輪の再発明」とは、多くのプログラマがすでに誰かによって目的とする機能が実装されたモジュールが存在するにも関わらず、それを利用するのを避け、新たに自分で同じ機能のモジュールを再開発することの比喻。

注 B : ここでの「ロバスト」とは、要求仕様の変更に対してどのくらいの許容度があるかという意味。

手を入れないのではなく、変更が予想される部分やハードウェアに依存する部分を上手に切り分け、積極的かつ安全にアップグレードを行っていくという考え方に基づいています。ユーザーからの要求が多様でその仕様が短期間で変化している現状では、変更のあった要求を実現している部分(モジュール)を素早くかつ安全にアップグレードしたいものです。担当者に「その部分を変えるとシステム全体にどのような影響を及ぼすのかわからないので変更できません」とは言わせたくありません。

この提案は、オブジェクト指向設計をユーザーの要求分析から行うトップダウンの手法とは異なりますが、組み込みシステムの厳しい制約条件を十分に理解しつつ、オブジェクト指向設計のメリットを生かすという意味では、有効な手段であると考えられます。

また、オブジェクト指向設計自体も、本来何を「目的」ととらえるかによっては、それに使用されるデザインパターンも変わってくるし、解決できる方法は一つではないという特徴をもっていると思います。オブジェクト指向設計を大上段に構えるのではなく、対象のシステムに使えるデザインパターンを上手に利用するという観点からとらえた例と考えてください。

2. リアルタイム信号計測システムの例

まず、本稿で解説するリアルタイム信号計測システムの例について、目的や性能を説明します。

● 取り扱う入力信号

連続的に変化する 50Hz 以下の信号です。

● システムの目的

10Hz 以上の周波数成分を除去し、1Hz 以下の波形は減衰させないようなフィルタを設計し実装します。具体的には、入力信号である 1Hz の正弦波に、ノイズ成分に見立てた 10Hz の正弦波を重畳させ、設計したフィルタにより 10Hz のノイズが確実に除去されるかどうかを確認します(2 種類のフィルタを設計し、より効果の高いほうを採用する)。

● システムの機能および性能

▶ パソコン上の仮想(バーチャル)システムでの機能および性能

- ① 仮想システムのプラットフォームは DOS/V パソコンを想定する
- ② ファイルから検討用に作成したダミーの入力信号(1Hz の正弦波に 10Hz の正弦波を重畳させたもの)など、任意の信号データファイルを読み込むことができる
- ③ 入力信号をウィンドウに表示できる
- ④ 2 種類のハイカットフィルタ(カットオフ周波数: 8.4Hz, 4.3Hz)を ON/OFF できる
- ⑤ フィルタをかける前の波形と、フィルタをかけた後の波形をウィンドウに表示できる
- ⑥ 時間軸のスケールを変更できる
- ⑦ フィルタによる波形の遅れ時間を補正できる
- ⑧ デモ用の波形(5Hz の正弦波)でフィルタの効き目を試すことができる

▶ 実(リアル)システムでの機能および性能

- ① バーチャルシステムが入力信号をファイルから読み込むのに対して、リアルシステムでは入力信号を A-D 変換で取り込む
- ② リアルタイム OS に対応している(リアルタイム OS がなくて

も実装は可能)

- ③ リアルシステムとバーチャルシステムのシステムの違いに依存する部分(信号の入力や、OS)以外はシステム間で共通に利用できる

* * *

システムの全体図を図1に、実システムと仮想システムの関係を図2に、デモ波形の加工例を図3に示します。

3. 組み込みシステムの制約条件

今回の信号計測システムを実装するCPUは、日立製作所製のH8Sを想定しています。H8Sシリーズは、内部32ビット構成のCPUをコアに必要な周辺機能を集積した高性能のCISCマイクロコンピュータです。

日立製のマイコンで特筆すべき点は、日立純正のコンパイラが標準でCとC++のソースを両方とも扱えるという点です。パソコン上ではC++のソースがコンパイルできることは珍しいことではありませんが、組み込みの世界でかつCISCマイコンのコンパイラがC++に対応しているという点は貴重です。しかし、H8またはH8Sシリーズに用意されているC/C++コンパイラで

は、次のような制限事項もあります。


- 多重継承は使えない
- 次のような低水準インターフェースルーチンはコンパイラの標準ライブラリには含まれておらず、ユーザーが作成しなければならない

open : ファイルのオープン
close : ファイルのクローズ
read : ファイルからの読み込み
write : ファイルへの書き出し
lseek : ファイルの読み込み/書き出しの位置の設定
sbrk : メモリ領域の確保


この中でもっともつらいのは、「メモリ領域の確保」をユーザーが用意しなければならない点です。メモリ領域をユーザーが確保するということは、すなわち、メモリを動的に確保・開放(newやdelete)する操作を行ったときに、CPUが管理しているメモリ資源から、要求された領域を確保したり、開放する作業をユーザー自身が考えて実装しなければいけないということです。

RAMは組み込みシステムの限られた資源の一つですから、このことを知らないプログラマが仮想システム上でnewを連発し


〔図1〕システムの全体図



〔図2〕実システムと仮想システムの関係



〔図3〕デモ波形の加工例



たり、大きな領域を動的に確保するプログラムを書くと、実システム上でエラーになるなど、システムが破綻する可能性があります。もっとも悪いのは、メモリの確保と開放を繰り返して、空きのメモリ領域が分散してしまったり、メモリ確保のタイミングによってヒープ領域がオーバーしてしまうような場合です。このような場合は、不具合の状況の再現が困難な場合が多く、不具合発生の手順が一定しないこともあります。メモリ領域の確保の低水準インターフェースルーチンを自作し、気を付けてnewを使うよりは、いっそnewを使用しないで、プログラミングする方法をとったほうが安全であると考えます。

4. システムのクラス図の説明

クラス図を図4(次頁)に示し、以下でクラスの説明をします^{注2}。

●CMesureSignal クラス：信号計測のメインクラス

このクラスの公開されたサービス(publicなメンバ関数)を呼ぶことで、本信号計測システムを実現します。

●CBehaviorOnSystem：システムに依存する基底クラス

リアルシステムおよびバーチャルシステムに依存する部分を集めて、それらのシステム間の違いをこの基底(抽象)クラスを介して共通化します。

●CBehaviorOnRealSystem：システムに依存する派生クラス(実システム)

CBehaviorOnSystemの派生クラスです。実システム固有の処理が記述されています。仮想システムの処理(メンバ関数)とインターフェースが統一化されています。波形データをA-D変換器から得ます。

●CBehaviorOnVirtualSystem：システムに依存する派生クラス(仮想システム)

CBehaviorOnSystemの派生クラスです。仮想システム固有の処理が記述されています。実システムの処理(メンバ関数)とインターフェースが統一化されています。波形データをファイルから得ます。

●CBehaviorOnVirtualDemo：システムに依存する派生クラス(デモシステム)

CBehaviorOnSystemの派生クラスです。仮想デモシステム固有の処理が記述されています。実システムの処理(メンバ関数)とインターフェースが統一化されています。波形データをあらかじめ用意したデモデータから得ます。

●CHighCutFilter：ハイカットフィルタの基底クラス

さまざまなハイカットフィルタを実装するための基底(抽象)クラスです。このクラスを介して、2種類の異なるハイカットフィルタのクラスを派生させます。

●CHighCutFilterTypeA：ハイカットフィルタの派生クラス
CHighCutFilterの派生クラスです。カットオフ周波数8.4HzのFIRフィルタです。

●CHighCutFilterTypeB：ハイカットフィルタの派生クラス
CHighCutFilterの派生クラスです。カットオフ周波数4.3HzのFIRフィルタです。

●設計のポイント

●フィルタのクラスはスケルトンの基底クラス(抽象クラス)に対し、いくつかの派生クラスを作成し、検討する二つのハイカットフィルタを派生クラスに実装する(Template Methodパターン)

●実システムまたは仮想システムに依存する機能を、同様にスケルトンの基底クラス(抽象クラス)に対し、実システムと仮想システムの派生クラスを作成して実装する(Template Methodパターン)

●実システムまたは仮想システムに依存する部分と、ハイカットフィルタのアルゴリズムをカプセル化し、それを利用するクライアント(CMesureSignalクラス)から独立させる(Strategyパターン)

5. CMesureSignal クラス： 信号計測のメインクラスの利用方法

信号計測システムを利用するユーザーは、CMesureSignalクラスの公開されたサービス(publicなメンバ関数)を呼ぶことによって、CMesureSignalに用意された機能を実現します。

ユーザーが利用可能なサービス(メンバ関数)をリスト1に示します^{注3}。


(リスト1) ユーザーが利用可能なサービス(メンバ関数)

```
// 信号計測メイン
void MeasureSignal( unsigned short SampleCount );
// ハイカットフィルタを有効にする
void ActivateHighCutFilter( unsigned short FilterID );
// ハイカットフィルタを無効にする
void StopHighCutFilter( void );
// 信号の計測を止める
void StopMeasurement( void );
// データファイル情報を与える
void GiveDataFileInformation( unsigned long Number,
signed short* pFileData );
// 遅れ時間を取得する(単位:データ数)
unsigned short GetDelayTime( void );
// 早い信号データ引き渡し関数(瞬時データ取得用)
void GetFastDataSet( T DATASET *pDataSet );
// 遅い信号データ引き渡し関数(表示用データ取得用)
void GetSlowDataSet( T DATASET FOR DISPLAY *pDataSet );
// 信号計測初期化関数
void InitializeMeasureSignal( void );
// システムを設定する
void SetBehaviorOnSystem( unsigned short SystemID );
```

注2：ここで紹介したクラスは信号計測に関連するクラスのみで、表示やファイル読み込みに関するクラスは解説していない。


注3：CMesureSignalクラスを利用するユーザーがGiveDataFileInformation関数を呼ぶことにより、仮想システムで使用する入力信号データが格納されている配列のポインタとデータ数をCMesureSignalクラスに知らせる。実機に実装したときにこのサービスを呼んでも何も起こらない(実システムではデータをA-D変換器から取得するため)。

図4 クラス図



(a) 組み込み系の new を使わない場合のクラス図

【図4】クラス図(つづき)



(b) パソコン系の new を使った場合のクラス図

〔リスト2〕 Visual C++ のコンソールアプリケーション(GUIなし)で実施した例

```
int main(void)
{
    // インスタンスの生成
    CMeasureSignal *pMeasureSignal = new CMeasureSignal;

    // 表示用データの受け渡し変数の生成
    T DATASET FOR DISPLAY WaveDataSet;

    // システムを設定する
    //-----
    //      0 : パーチャルシステム
    //      その他 : デモシステム
    //-----
    pMeasureSignal->SetBehaviorOnSystem( 1 );

    // ハイカットフィルタを有効にする
    //-----
    //      1 : カットオフ周波数 8.4Hz
    //      2 : カットオフ周波数 4.3Hz
    //      その他 : 未定義
    //-----
    pMeasureSignal->ActivateHighCutFilter( 1 );

    do {
        for ( int i = 0; i < 10; i++ ) {

            // 計測を開始する
            pMeasureSignal->MeasureSignal( 5 );

            // 表示用の波形データを得る
            pMeasureSignal->GetSlowDataSet( &WaveDataSet );

            // 遅れ時間を得る
            int DelayTime = pMeasureSignal->GetDelayTime()
                            * 10;

            // 各種データを表示する
            printf( "Wave Max%6d   Wave Min%6d   Delay%6d [ms]\n"
                    , WaveDataSet.max
                    , WaveDataSet.min
                    , DelayTime
                    );


            // ループ終了か?
            short temp;
            cout << "? ";
            cin >> temp;
            if ( temp == 0 ) break;

        } while ( 1 );

        // 波形の計測を止める
        pMeasureSignal->StopMeasurement();

        return 0;
    }
}
```

〔図5〕 コンソールアプリケーションでの実施例



6. 仮想システムにおけるCMesureSignalクラスのもっとも単純な利用例(仮想システムの実施例1)

— Visual C++ のコンソールアプリケーション
(GUIなし)で実施した例

リスト2では、仮想システムにおいて、CBehaviorOnVirtual Demo クラスにあらかじめ用意された 5Hz, sin 波デモ波形データを用いて 8.4Hz のハイカットフィルタを通した結果を、5 サンプル(50ms)ごとに取得し、波形描画に利用する最大データおよび最小データ、フィルタの遅れ時間を 10 行ごとにテキストで表示しています。

CMesureSignal クラスで扱う入力信号のサンプリング時間

は 10ms で固定としています^{注4}。MesureSignal() メンバ関数の引き数は、フィルタリング処理を何回連続して行い結果を得るかを指定します。

図5では、50ms(5 サンプル)ごとにフィルタリング処理を行い、その結果得られた波形の最大値、最小値を得ています。MesureSignal 関数を利用するユーザーはこの最大値、最小値を加工し垂直な線を引くことで、フィルタ通過後の波形を描画することができます。

また、仮想システム(パソコン)での描画において時間軸のスケールを変更したいときは、MesureSignal 関数の引き数を変更することにより描画するためのデータを得ることができます。

シーケンス図を図6に示します。

7. 仮想システムの実施例 2


— C++ Builder を使ったアプリケーション
プログラムの例

C++ Builder を使ったアプリケーションの例です。信号処理の外側からは CMesureSignal クラスに用意されたサービス(public なメンバ関数)をアクセスすることによって、計測処理を実現しています。


図7の例では、1Hz の正弦波に 10Hz の正弦波を重ねたサンプル波形をファイルから読み込み、8.4Hz のハイカットフィルタと、4.3Hz のハイカットフィルタを通すことで、1Hz の正弦波に重ねた 10Hz の正弦波がどれくらい取り除けるのかを検証しています。図7(a)では、カットオフ周波数 8.4Hz のフィルタでは

注4：サンプリングタイムを変更することは、システム全体(とくにフィルタの差分方程式に対して)の修正が必要となってしまうので、できない。サンプリング間隔は将来も変わらないという前提のシステムであると考えてほしい。


〔図 6〕シーケンス図



〔図 7〕サンプル波形の加工例



(a)



(b)

10Hzの正弦波は十分に取除かれておらず、図7(b)4.3Hzのフィルタでは完全に除去できたことがわかります。この実施例から、10Hzのノイズを取り除くためには、カットオフ周波数4.3Hzのハイカットフィルタのほうが適していることがわかりました。

ファイルを選択しているようすを図8に示します^{注5}。

8. 実システムへの実装

仮想システムにおいて、CMeasureSignalクラスの動作とハイカットフィルタの選択が完了しました。CMeasureSignalク

注5：元波形の描画、フィルタ通過後の波形の描画、波形色の選択、ファイルからのデータ読み込み、フィルタによる遅れ時間の補正、デモ波形の表示などは、C++ Builderで用意されたクラスライブラリを使って実現している。

〔図8〕ファイルを選択している図



〔リスト3〕リアルシステムにおける CMeasureSignal クラスの宣言

```
class CMeasureSignal
{
public:
:
:

protected:
:
:

// *****
// 機器固有オブジェクト生成
// *****
// -----
// 実システムからの信号計測オブジェクトを生成
CBehaviorOnRealSystem mObjectMeasOnSystem; ← コメントアウトを解除
// -----
// 仮想システムからの信号計測オブジェクトを生成
CBehaviorOnVirtualSystem mObjectMeasOnSystem; ← コメントアウト
// -----
// 仮想システム上での信号計測デモオブジェクトを生成
CBehaviorOnVirtualDemo mObjectMeasOnDemo; ← コメントアウト
// -----
// ハイカットフィルタオブジェクト生成
// *****
// -----
// ハイカットフィルタ A オブジェクトを生成
CHighCutFilterTypeA mObjectHighCutFilterA; ← コメントアウト
// ハイカットフィルタ B オブジェクトを生成
CHighCutFilterTypeB mObjectHighCutFilterB;

};
```

ラスを実装するために、CBehaviorOnVirtualSystem クラスと CBehaviorOnVirtualDemo クラスを切り離して(コメントアウトして)、CBehaviorOnRealSystem クラスを実装します(リスト3、条件コンパイルでも可)。

仮想システムから実システムへの移行について、図9に示します。

● 実装のためのポイント

① new を使わない

仮想システム(パソコン)ではnewを使ってもコンパイルエラーにはなりませんが、実システム上では、ユーザーがメモリの確

〔リスト4〕new を使わない

```
:
CBehaviorOnVirtualSystem mObjectMeasOnSystem; ← インスタンスを名前を付けて生成する
:
CBehaviorOnSystem *mpMeasOnSystem; ← クラスオブジェクトのポインタ変数を作る
:
mpMeasOnSystem = &mObjectMeasOnSystem; ← オブジェクトポインタを代入する
:
```

〔リスト5〕CBehaviorOnSystem(基底)クラスの定義

```
class CBehaviorOnSystem
{
public:
// 入力仮想関数
virtual signed short GetSignalData( void ) = 0; ← 純粋仮想関数
// データ情報を設定する
virtual void SetDataInformation( unsigned long Number, signed short* SignalData ) = 0; ← 純粋仮想関数
};
```

〔リスト6〕CBehaviorOnRealSystem(派生)クラスの定義

```
class CBehaviorOnRealSystem : public CBehaviorOnSystem
{
public:
// A-D変換器からデータを取り込む関数
virtual signed short GetSignalData( void ); ← 純粋仮想関数を再定義する
// データ情報を設定する
virtual void SetDataInformation( unsigned long Number, signed short* SignalData ){} ← リアルタイムシステムでは使用しないので空の関数として再定義する
};
```

保、解放の低水準インターフェースを作成しないと実装できないので、new は使わないようにします。

このため、面倒でも名前をつけてインスタンスを生成し、コンストラクタの中などで、そのクラスオブジェクトのポインタをメンバ変数にしたクラスのポインタ変数に代入します(リスト4)。

② 実システムおよび仮想システムに固有の機能は全体の機能から切り離してクラスにまとめる


CBehaviorOnSystem クラス(リスト5)を基底クラスにして、実システムと仮想システムに固有の機能(たとえば入力信号の取り込みなど)を純粋仮想関数としてすべて定義し、実システムに固有な機能は CBehaviorOnRealSystem クラス(リスト6)で、仮想システムに固有な機能は CBehaviorOnVirtualSystem クラス(リスト7)および CBehaviorOnVirtualDemo クラスで基底クラスの純粋仮想関数を派生クラスの中で再定義して実装します^{注6}。

CBehaviorOnSystem クラスで定義した純粋仮想関数の使用状況について表1に示します。

③ CBehaviorOnRealSystem クラスの信号入力関数“GetSignalData()”(リスト8)の中で、サンプリングのタ

注6：実システムのクラスと仮想システムのクラスのインターフェース(メンバ関数)は一致していないと、基底クラスの派生にできないので、それぞれクラスに関係のないメンバ関数も純粋仮想関数として基底クラスに登録しておき、派生クラスの中で使用しない純粋仮想関数は、再定義する際に中身を空にしておく。一見その作業は無駄のように見えるが、実システムに固有な機能のみを切り離し、それ以外の部分をパソコンの仮想システム上で検証できるので、このクラス派生のしくみはとても有効である。実機にソフトウェアを実装する際、実システム以外の部分はパソコン環境で検証済みであり、かつ、ロジック上の不具合が発見された場合にも、仮想システム上で Visual C++ や C++ Builder のデバッグ機能を使って確認できるメリットがある。

〔図9〕
仮想システムから実システム
への移行



〔リスト7〕 CBehaviorOnVirtualSystem クラスの定義

```
class CBehaviorOnVirtualSystem : public CBehaviorOnSystem
{
public:
    // コンストラクタ
    CBehaviorOnVirtualSystem( void );
    // 仮想入力からデータを取り込む関数
    virtual signed short GetSignalData( void );
    // データ情報を設定する
    virtual void SetDataInformation( unsigned long Number,
        signed short* SignalData );
protected:
    :
    :
};
```

純粋仮想関数を再定義する

純粋仮想関数を再定義する

〔リスト8〕 実システムの GetSignalData() 関数

```
short CBehaviorOnRealSystem::GetSignalData()
{
    signed short DataValue = 0;

    // ここで10msのタイミングを作る
    // たとえば、以下のようにリアルタイムOSのシステムコールを呼んで一定時間待ち
    // 状態に移行する
    // wait( 10 );

    // ここでA-D変換器からのデータを取得する
    // たとえば以下のような関数からデータを取得する
    // DataValue = GetADData();

    return DataValue;
}
```

タイミングを作る

GetSignalData()関数の中で、リアルタイムOSの時間待ちタスクを呼び、サンプリング時間である10msのタイムベースを作り、その後、A-D変換器で取得したデータを読み込むよう

〔表1〕 CBehaviorOnSystem クラスで定義した純粋仮想関数の使用状況

純粋仮想関数	実システム	仮想システム	仮想デモシステム
GetSignalData()	使用する	使用する	使用する
SetDataInformation()	使用しない	使用する	使用しない

〔リスト9〕
CMeasureSignal クラスのインスタンスにイベントを伝えたいとき

```
static CMeasureSignal MeasureSignal;
:
:

int main(void)
{
    :
    :
    // ハイカットフィルタを有効にする
    MeasureSignal.ActivateHighCutFilter( 1 );
    :
}

void ActivateHighCutFilter( unsigned short FilterID )
{
    MeasureSignal.ActivateHighCutFilter( FilterID );
}
```

スタティクにインスタンスを生成し利用する

直接サービスを呼ぶ場合

スタティクに生成したインスタンスのメンバを呼ぶダミーの関数を用意する

Cのグローバルな関数を介して呼ぶ場合

にします^{注7}。

④ CMeasureSignal クラスのインスタンスにイベントを伝えたいとき

CMeasureSignal クラスのインスタンスに外側からイベントが発生したことを知らせたいとき(たとえば実機システム上の何らかのキーが押されて割り込みイベントが発生したときなど)が

注7：サンプリングタイミングの作り方や、A-D変換の方法は、それぞれのシステムで独自の方法を選択してほしい(リアルタイムOSは必須条件ではない)。大事なことは、純粋仮想関数であるGetSignalData()を再定義し、その中でサンプリングタイミングを作り、入力データを得る処理を行う、または、これらの処理を行う関数を呼ぶことである。

あります(リスト9, 前頁)。

このような場合に、CMeasureSignal クラスの公開されたメンバ関数を呼ぶためには、イベントの発生を受けた関数(Cの関数かもしれない)がCMeasureSignal クラスのインスタンスのポインタを知らなければ、公開されたサービスを呼ぶことはできません。

しかし、サービスを呼ぼうとしている関数がCの関数でCコンパイラでコンパイルするような場合は、C++のオブジェクトポインタを受けることはできません。

このような場合は、クラスのインスタンスをスタティックに生成し、生成したインスタンスのメンバを呼ぶためのグローバルなダミーのCの関数を用意して、それらの関数を通して、インスタンスのメンバを呼ぶようにします。こうしておけば、純粋なCの関数からC++のクラスメンバを呼び出すことが可能になります(ラッピング)。

9. 考察

● フィルタの再検討について

今回の例では43Hzのハイカットフィルタを採用しましたが、システムに対する要求が変化し必要とされる信号の周波数成分が変化したら、CHighCutFilterTypeCやCHighCutFilterTypeDといった検討用の派生クラスを作って、仮想システム上で動作を確認し実装します。ハイカットフィルタのインターフェースが同じであれば、派生クラスのみを追加すればよいので、新しいフィルタを安心して試すことができます。CMeasureSignal クラスを使用するユーザーがフィルタが変わったことで考慮しなければいけないのは、ハイカットフィルタの遅れ時間だけです。なぜなら、フィルタを再設計すると、フィルタの遅れ時間はたいてい変わってしまうからです。この遅れ時間を得

コラム2 組み込みシステムへ オブジェクト指向設計を導入することについて

組み込みシステムにおいて、これまでC言語でシステムを構築してきたプロジェクトチームがオブジェクト指向設計を導入するかどうかは、悩むところだと思います。その判断材料のために、今回の信号計測への導入例に絞ってメリット、デメリットをあげてみました。

● メリット

- ① システムの重要なソフトウェア機能について、積極的かつ安全に新しい機能入れ替えを行うことができる
- ② 実機での動作をパソコンによるシミュレーション環境で確認できる
- ③ C++を使うことで、機能モジュールのクラスによる切り分けや、外部に公開したくない変数や関数の隠蔽、外部とのインターフェースの明確化が可能になる

● デメリット

- ① CPUのパフォーマンスおよび使用するメモリ資源が、わずかながらC言語で書かれたシステムより増加する
- ② 実績のあるC言語で作成した資産がある場合、一部再設計する必要がある
- ③ オブジェクト指向設計(とくにC++言語)を学習するのに時間がかかる
- ④ オブジェクト指向設計(新しい試み)を導入する際の許可またはプロジェクトメンバからの賛同を得ることが難しい

*

*

このようなメリット、デメリットを秤にかけて、デメリットのほうが大きいと感じる場合は、オブジェクト指向設計の導入を慎重に考えたほうがよいかもしれません。そのようなときは、今回の例のようにシステムの一部分についてオブジェクト指向設計を実施してみるのがよいでしょう。

また、デメリット③の「C++言語を学習するのに時間がかかる」は現実的には大きな問題です。たいていは誰でも、新しい技術を身につけることを嫌がるからです。しかし、時代の流れはオブジェクト指向設計に大きく傾いているので、その技術を習得しやすい環境はすでにあります。次のような手順で学習すれば、比較的短期間にオブジェクト指向プログラミングの技術を身につけることができるでしょう。

● オブジェクト指向プログラミングの学習手順

- ① Visual C++やC++ Builderの入門書、付属のチュートリアルを使って、まず実際に自分でC++のプログラムを書いてみる
- ② C++の基本概念をきちんと理解する(参考書『C++プログラミングスタイル』など)
- ③ C++特有の機能や制限を学習する(参考書『改訂C++のからくり』など)
- ④ ターゲットシステムで使用するCPUのC++コンパイラの制限事項をよく読む(参考書：コンパイラマニュアル)
- ⑤ オブジェクト指向設計におけるデザインパターンを学び、ターゲットシステムのどの部分に利用するかを考える(参考書『オブジェクト指向設計におけるデザインパターン』など)

*

*

このように学習のパターンを作り、日程をスケジューリングしてしまえば、短期間でC++の基本を学ぶことが可能だと思います。オブジェクト指向プログラミングの学習期間を設定せずに、直接設計を始めるのは危険です。なぜなら、そのようなアプローチではC++の良い点を取り入れるができなかったり、つまづいたときにどこが悪いのかわからないからです。

また、Visual C++やC++ Builderを使いこなして充実した仮想システムを作るには、この学習パターンだけでは足りません。書店にあるたくさんの参考書籍の中から自分の能力にあったものを探してきて読む必要があります。

るサービスをあらかじめ用意し考慮するようなシステムにしておけば、どのようなフィルタを設計してもフィルタの派生クラス以外の部分を変更する必要はまったくありません。

システムの中の重要な機能モジュールを分離し、基底クラス、派生クラスの関係を作っておけば、このように他の部分への影響を考慮することなく、新しい試みを安全に試すことができます。

● CPU の変更について

仮想システムから実システムへの移行が成功したら、実装するターゲットシステムの CPU が変更になっても、クラス化した部分のコンポーネントは新しい CPU への移行も可能なはずで、このとき変更が必要なのは、CBehaviorOnRealSystem クラスに相当する部分だけです。このクラスは CBehaviorOnSystem クラスの派生クラスになっているので、CBehaviorOnRealSystemA や CBehaviorOnRealSystemB を新たに作り、実システムに依存する部分以外の機能をさまざまなプラットフォームで共有することも可能でしょう。

● C 言語でオブジェクト指向プログラミングを行うことについて

C++ 言語が使える 8 ビット、16 ビット、32 ビットの CISC CPU は、まだ少ないと思います。しかし、オブジェクト指向プログラミングの特徴である継承を使わないと、今回のデザインパターンを実現することはできません。日立製作所の CPU である H8S と日立純正のコンパイラは C++ に対応していますが、他のメーカーの CPU でも C++ への対応が可能になってほしいと思います^{注8}。

● システムの一部だけにオブジェクト指向プログラミングを使用することについて

組み込みシステム全体のソフトウェアを全部 C++ で書くことが、現時点で最良な選択肢であるとは思いません。それは、過去の C で作成したソフトウェア資産の流用の必要性や、オブジェクト指向プログラミングを行うことのできる組み込み系のソフトウェア技術者の育成が間に合わないことがよくあるからです。また、C 言語で実現できるシステムを C++ 言語に置き換えることで、若干のメモリ資源の増加や、CPU パフォーマンスの

増加の影響は避けられないでしょう。メモリ資源や CPU パフォーマンスがすでにギリギリの状態のシステムでは、システム全体をオブジェクト指向設計することが許されない場合もあると考えられます。

また、実機上のデバッグで継承した派生クラスの中の変数をチェックする際に、デバッガには従来の C 言語では必要のなかった名前マングリングを使って実際に使われている変数のありかを探し出さなければならないため、デバッガシステムには新しい機能が要求されます。Visual C++ や C++ Builder には当然用意されているこの機能が、ICE には用意されていない場合があります。

おわりに

オブジェクト指向のデザインパターンである「Template Method パターン」と「Strategy パターン」を使って、信号計測におけるフィルタの検討と、実装前のシミュレーションの実現、およびリアルシステムへのスムーズな移行を実現しました。

この手法は、リアルタイム組み込みシステムのきびしい制約条件を十分に理解したうえで、オブジェクト指向設計をどのように利用できるかを検討した一例です。

また、この方法は、組み込みシステムの安全性や信頼性をビジュアルな方法で確認できるだけでなく、一般向けの Visual C++ や C++ Builder などの安価な開発環境および、それらに関する書籍や、フリーのクラスライブラリなどを活用できるために、組み込み系の高価な開発環境に頼ることなく安価に検証が行えるという利点もあります。

この例を通じて、ご自分の組み込みシステムの中の何を「オブジェクト」としてとらえ、どの部分にデザインパターンを利用するのかを考えていただきたいと思います^{注9}。

参考文献

- 1) 渡辺博之、渡辺政彦、堀松和人、渡守武和、『組み込み UML (eUML によるオブジェクト指向組み込みシステム開発)』、(株)翔泳社
- 2) 山下浩、黒羽裕章、黒岩健太郎、『C++ プログラミングスタイル』、(株)オーム社
- 3) Erich Gamma, Richard Helm, Ralph Johnson, John Vlissides 共著、本位田真一/吉田和樹 監訳、『オブジェクト指向における再利用のためのデザインパターン』、ソフトバンク (株)
- 4) スティーブン・R・デビッド著、瀬谷啓介訳、『改訂 C++ のからくり』、ソフトバンク (株)

さかい・よしお/まつざわ・わたる

注8：京都マイクロコンピュータ (株) の C/C++ コンパイラ "exeGCC" が組み込み系のいくつかのマイコンに対応している。

注9：本稿で解説したサンプルプログラムは、本誌 Web ページの「ダウンロードのページ」(<http://www.cqpub.co.jp/interface/download/contents.htm>) からダウンロードできる。また、次の本誌 2003 年 2 月号付録 CD-ROM「InterGiga No.29」にも収録する予定。

ハッカーの常識的見聞録 ②5

今月の常識

ヘッドホンでも5.1chバーチャルサウンドをコードレスで楽しもう

■ 広畑由紀夫

☆パイオニアより Xbox デザインモデルの「デジタルコードレスサラウンドヘッドホン」が発売された。先行してソニーからも同様の製品が発売されている。今回はそれらの比較検討と、ソニー製デジタルコードレスサラウンドヘッドホンを購入し、実体験してみることにした。

● Xbox デザイン、デジタルコードレスサラウンドヘッドホン「SE-XB1」

パイオニアから発売された「SE-XB1」は、Xbox とのデザインの統一感や、その利便性からとてもよくできた製品だと思います。とくに価格帯も4万円台と、先行して発売されたソニーの「MDR-DS8000」よりも安く、5.1chを楽しむことができるのが魅力です。

仕様上の詳細では明記されていませんが、DTS-ES の再生はおそらく5.1ch の互換モードで再生しているのでしょう。実際に6.1ch サラウンドシステムで聴くのではなく、バーチャルサラウンドヘッドホンとして仮想的に聴いているわけですから、値段から考えても Xbox に DVD 再生キットをつけて DVD を楽しんだり、Xbox でゲームをプレイする際の効果などを得られることは非常にお得だと思います。

S 端子とバーチャルサラウンドヘッドホンで深夜に映画を楽しんだり、映画を観たらそのままゲームを楽しむなど、コードレスであることの利点は非常に高いと思います。赤外線を使ったコードレスなので無線ほどではないのですが、映画を見ている最中に飲み物を取りに行くときも移動するためにヘッドホンを外さなくても済む、ソファで寝そべっているときに寝返りを打つなどでコードに引っ張られることがないという点は、深夜ぐらいいしか映画を観たり、ゲームをプレイする時間のない人に、快適な環境を提供してくれることでしょう。

● デジタルサラウンドヘッドホンシステム『MDR-DS8000』

2001 年 11 月にソニーから発売された「デジタルサラウンドヘッドホンシステム」です。この製品のいちばんの売りは6.1ch バーチャルサラウンドです。センターサラウンドスピーカのシミュレーションで、音の定位の向上がとてもよく図られています。とくに、アクション映画の DVD を DTS で再生するときに、その効果がよく出ています。

そのほかには、Gyrotrak 機能で横を向くと、頭の動きをトレースして前方の音が横から聞こえるようになるという、音の再生方向を外部スピーカで再生しているように聴くことができるオプションが気に入っています。今回は、5.1ch と 6.1ch の音の定位効果を調べるのにとくに役立ちました。

● DTS の 5.1ch/6.1ch バーチャルサラウンド効果

今回、DTS フォーマットで提供されている「BEHIND ENEMY LINE」の DTS トラックを、DOLBY DIGITAL、DTS 5.1、DTS 6.1

の各バーチャルサラウンドで実際に聴いてみました。

部屋にスピーカを置いていたのではなく、あくまでもヘッドホンで仮想的に再現されているわけなので、6.1ch と 5.1ch の違いは、はっきり識別しにくいものの、DTS トラックの映画を再

生したときの音の方向性については、個人差はあるにしても効果は出ていると思いました。Gyrotrak モードで、5.1ch と 6.1ch を切り替えながら音の定位を 360 度ぐりぐりと回りながら聴いてみると、そうした細かな点が実際に感じやすいと思いました。5.1ch では、後方からの音の定位がややぼやけたように感じたので、6.1ch の効果は確かにあると思います。

ただ、6.1ch のバーチャル効果を本格的に体験できるようになるには、DTS-ES ディスクリットでソフトが提供されるまで、効果がいまいち薄い感じです。

● 購入の決め手

筆者は、おもに DVD の再生をメインにおいて購入を考えたので、6.1ch バーチャルサラウンドの MDR-DS8000 を購入しましたが、Xbox でのゲームプレイと DVD 再生を考えるのであれば、SE-XB1 はとてもお得だと思います。金額的に見ても MDR-DS8000 を購入するなら、Xbox と SE-XB1 がセットで買ってしまうくらいの価格(9月末時点での比較)ということも重要だと思います。

実際に、DTS5.1ch モードで、Xbox での DVD 再生を行って見ましたが、さすがに専用 DVD プレーヤがいらないくらいに鮮明で、DTS サウンド効果もヘッドホンとしては素晴らしいものでした。SE-XB1 は Xbox でのプレイ用にチューニングされているという発表からも、Xbox と組み合わせての使用に適しているものと思われます。

近年のサウンドの高品質化にしたがって、これからもっと高品位かつ多用途のサラウンドヘッドホンなどが発売されてくることでしょうし、また組み込みでのサウンド関連での光デジタル端子搭載がもっと利用されはじめる日も近いのかもしれませんが。

ひろはた・ゆきお OpenLab.

〔写真1〕MDR-DS8000



コンフィギュラブルプロセッサ 「Xtensa」を使ったFIRフィルタの高速化 永峰 謙

命令の種類やバス幅、動作クロックなどの要素をニーズにあわせてカスタマイズ可能なプロセッサコア「Xtensa」(開発・販売: テンシリカ(株))について、前編(本誌 2002 年 12 月号)では概要を解説した。後編となる今回は、Xtensa を使った FIR フィルタの高速化について詳しく解説する。(編集部)

1 FIR フィルタの高速化

一般的に 16 ビットのデータを扱う FIR フィルタの C 言語によるプログラムは、リスト 1 のようになります。ここではタップ数を 256 個として記述しています。x[i] と y[i] を乗算し ans に加算する処理になります。

1.1 Mac16 オプション

Xtensa の命令オプションに Mac16 (積和演算器) オプションがあります。このプログラムを Mac16 オプションを追加した Xtensa 用にコンパイルすると、リスト 2 のようなアセンブラコードが出力されます。

積和演算をループさせるために、Xtensa のハードウェアループで構成されたゼロオーバーヘッドループを使用して 7 行目の loopnez 命令が実行されます。ループ終了後に L1 にジャンプするので、ここでは全部で五つの命令が一つのループで実行されます。命令は図 1 のように実行されます。

実際にデータフローを図 2 (次頁) に沿って確認してみます。T1 で 116ui 命令が実行されます。これはアドレスレジスタのポインタするメモリ領域から 16 ビットデータをアドレスレジスタにロードする命令です。ここでは a2 がポインタする領域のデータを a5 にロードしています。しかし、Xtensa のロード命令は 2 サイクル命令であるため、T1 ではデータがロードできず T2 でロードされます。T2 ではもう一方の 16 ビットデータを a3 のポインタする領域から a4 にロードしています。次の mula.aa.11

〔リスト 1〕 16 ビットのデータを扱う FIR フィルタ の C プログラム

```
int fir org(short *x, short *y)
{
    int i;
    int ans;

    ans = 0;

    for(i=0; i<256; i++)
        ans += x[i] * y[i];

    return(ans);
}
```

〔リスト 2〕 Mac16 (積和演算器) オプション

```
1 <fir org>
2          entry a1, 32
3          movi.n a6, 0
4          wsr a6, 16
5          movi a4, 256
6          nop.n
7          loopnez a4, L1
8          116ui a5, a2, 0
9          116ui a4, a3, 0
10         mula.aa.11 a5, a4
11         addi.n a3, a3, 2
12         addi a2, a2, 2
13 L1:
14         rsr a2, 16
15         retw
```


命令が T3 で実行されるはずですが、T3 では a4 のデータがロードされていません。したがって、Xtensa はこの命令を実行できないために stall します。プログラムとしては nop などを入れる必要はなく、Xtensa のハードウェアがケアします。したがって、T4 で mula.aa.11 命令は実行されます。T5 で add.n 命令が実行され a3 のポインタ値を 2 (short 型) バイト分インクリメントします。T6 では同様に a3 をインクリメントします。そしてループ先頭に戻って以上の演算を繰り返すことになります。

6 サイクルで一つの積和演算を実行できることになります。実は Mac16 オプションを追加した Xtensa の拡張 ALU にある乗算器は、1 サイクルで積和演算を可能にする構成になっています。しかし、ここではあえて FIR フィルタ演算を高速化するための TIE 命令を設計しながら「どのようにして処理能力の高い命令を設計するか」を説明します。


1.2 TIE 命令による積和演算器

最初に、積和演算を行うための TIE 命令を設計します。前節で出力されたコンパイル結果をもとにして命令を作成します。積和演算に必要な命令は、二つの 16 ビットデータのロード、乗算、アキュムレータへの加算、アドレスポインタのインクリメントとなります。また、データを保持するためのリソースをアドレスレジスタにするか、ステートレジスタにするか、あるいは TIE 命令用拡張レジスタファイルにするかを決定しなければなりません。

〔図 1〕コンパイラによるコードの実行フロー




〔図2〕 Mac16 命令によるパイプラインデータフロー動作



ここでは拡張性を考慮してステートレジスタを使用して設計します。図3のような構成を考えます。命令はステートレジスタ data0 と data1 にデータをロードする命令、ステートレジスタ data0 と data1 を乗算し結果を rdata に保持する命令とアキュムレータ acc32 に rdata の値を加算する命令が必要になります。必要なステートレジスタの定義をしなければなりません。

```
state data0 16
state data1 16
state rdata 32
state acc32 32
```

次にこれらのステートレジスタをデバッグ時に可視化できるようにユーザーレジスタに次のようにして割り当てます。

〔図3〕
TIE 命令による積和演算
モジュールブロック図

```
user_register DATA0 0 {data0[15:0]}
user_register DATA1 1 {data1[15:0]}
user_register RDATA 2 {rdata[31:0]}
user_register ACC32 3 {acc32[31:0]}
```

メモリからのロード命令を設計するためにインターフェース信号の定義が必要です。これはロードするデータ幅に合う信号名を定義します。16ビットデータを扱うため、16ビット幅のインターフェース信号とアドレス用のインターフェース信号が必要になります。次のように記述します。

```
interface VAddr 32 core out
interface MemDataIn16 16 core in
```

設計する命令に必要なリソースの定義ができました。次に、実際に必要な命令をロード命令から設計します。

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX
```

命令名は ldata0 と ldata1 とします。ここで、メモリアクセス用に使用できる sub-opcode クラスは LSCX (あるいは LSCI) です。iclass^{注1} の定義は、ステートレジスタの入出力を3番目の[]に定義します。また、メモリとのインターフェース信号を次の4番目の[]に定義します。次のように記述します。

```
iclass ld0 {ldata0} {in ars} {out data0}
{out VAddr, in MemDataIn16}
iclass ld1 {ldata1} {in ars} {out data1}
{out VAddr, in MemDataIn16}
```

命令機能内容は、アドレスレジスタでポイントしているメモリ領域から16ビットのデータをロードするので、リスト3のように定義できます。

注1: iclass section で最初に記述する {} のない名前はグループ名。命令の入出力が同じ命令は、グループ化して記述できる。たとえば、Xtensa の実際の命令では add 命令、sub 命令、and 命令や or 命令のように、アドレスレジスタを二つ入力して一つ出力する命令群のようなものを一つのグループにできる。

〔リスト3〕 命令機能内容

```
reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
}
```

〔リスト4〕 ロードのタイミング定義

```
schedule ld0 {ldata0} {
    def data0 2;
}

schedule ld1 {ldata1} {
    def data1 2;
}
```

〔リスト5〕 乗算結果を rdata に保持する

```
opcode multie op2=4'b0000 CUSTO

iclass mlt {multie} { } {out rdata, in data0, in data1}

reference multie {
    wire s = 1'b1;
    wire [31:0] sum0 = TIEmul(data0, data1, s);
    assign rdata = sum0;
}
```

〔リスト6〕 アキュムレータ acc32 に rdata を加算する命令

```
opcode addacc op2=4'b0001 CUSTO

iclass ada {addacc} { } {inout acc32, in rdata}

reference addacc {
    assign acc32 = acc32 + rdata;
}
```

ところが、Xtensa のロード命令は2サイクル命令^{注2}であるため、ステートレジスタ data0 と data1 のロードのタイミングを定義しなければなりません。ここでは2サイクルであるためリスト4のように定義できます。

次に、data0 と data1 の乗算結果を rdata に保持する命令を設計します(リスト5)。ここで、iclass の定義でオペランドを使用しないでステートレジスタのみ定義する場合には、オペランド用の { } は省略できません。また reference では TIEmul という、Xtensa のビルトインモジュール^{注3}を使用します。次は、アキュムレータ acc32 に rdata を加算する命令を設計します(リスト6)。以上で命令設計ができました。続いて、命令をCソース上に組み込みコンパイルします(リスト7)。リスト8のようなアセンブラコードに展開されます。

実際に、データフロー(図4)を確認し何サイクルで積和演算

〔リスト7〕 命令をCソース上に組み込みコンパイル

```
int fir_tiel(x, y)
{
    short *x;
    short *y;

    int i;

    Wpdata(0);
    Wacc32(0);

    /* Calculation of FIR filter */
    for(i=0; i<TAP; i++)
    {
        ldata0(x);
        ldata1(y);
        multie();
        addacc();
        x++;
        y++;
    }


    return(Racc32());
}
```

〔リスト8〕 展開されたアセンブラコード

1 <fir_tiel>:	9 ldata1 a3
2 entry a1, 32	10 addi.n a2, a2, 2
3 movi.n a4, 0	11 addi a3, a3, 2
4 wpdata a4	12 multie
5 wacc32 a4	13 addacc
6 movi a4, 256	14 L1:
7 loopnez a4, L1	15 racc32 a2
8 ldata0 a2	16 retw

が実行されているか確認します。ループはリスト8の8行目の ldata0 命令から13行目の addacc 命令までの6命令です。T1 で ldata0 命令が実行されて a2 でポイントされたデータを data0 に、そして T2 で ldata1 命令が実行されて a3 でポイン

〔図4〕 パイプラインデータフロー動作(1)



注2：Xtensa のロード命令は2サイクル命令として実行されている。最初の実行サイクルステージでアドレス演算を行い、次のサイクルでデータのロードが完了する。

注3：TIE 命令を設計する際に、Xtensa のオプション命令と同等のハードウェアで構成されたビルトインモジュールがある。現在用意しているビルトインモジュールは乗算器、積和(差)演算器、キャリイン付加算器とキャリセーブ加算器。

トされたデータを data1 にロードします。T3ではaddiが実行されポインタ a2 のアップデートが実行されます。addi 命令は ldata1 で出力される data1 を使用しないため、パイプラインは stall しません。T4で a3 のアップデートが実行されます。T5では data0 と data1 はすでにロードされているため、multie 命令が実行されます。T6ではアキュムレータへの加算命令が実行されます。以降、同様のデータフローで積和演算が実行され、**6 サイクルで一つの積和演算**が実行されることになります。

1.3 アドレスアップデート付き積和演算器


前節ではアドレスのアップデートをコンパイラが出力したコード処理させる命令を作成しました。ところが、データのロードを行いながらポインタのアップデートを実行できれば、1 積和演算に必要なサイクル数が軽減できます。そこで、ロード命令にアドレスのアップデート機能を追加します。アドレスのアップデートは、一つのデータが 16 ビットの short 型であることから 2 バイト分インクリメントすればよいことになります。図 5 のような構成を考えます。前節の命令との違いは、ldata0 と ldata1 のポインタ用アドレスの定義のみとなります。動作としては、アドレス用のポインタを 2 バイト分インクリメントして返せばよいことになります。したがって、iclass のアドレスレジスタの入出力が次のように変更されます。

```
iclass ld0 {ldata0} {inout ars} {out data0}
    {out VAddr, in MemDataIn16}
iclass ld1 {ldata1} {inout ars} {out data1}
    {out VAddr, in MemDataIn16}
```

ars が inout と定義されることで、命令実行後に更新されることになります。次に命令機能の変更があります。ldata0 と ldata1 命令で 2 バイト分アドレスを更新しなければなりません。リスト 9 のように定義できます。

一方、アドレスレジスタの更新は 1 サイクルで実行できれば効率が良いため、スケジュールの変更も行います(リスト 10)。

〔図 5〕アドレスアップデート付積和演算モジュールブロック図



以上で変更が終了しました。続いて TIE 命令を C ソース上に組み込み、コンパイルします。このとき、すでにアドレスのアップデートはロード命令に組み込まれているためポインタの更新は、**リスト 11** のように必要ありません。**リスト 12** のようなアセンブラコードに展開されます。

実際に、図 6 のデータフローを確認し、何サイクルで積和演算が実行されているかを確認します。ループは**リスト 12** の 8 行目の ldata0 命令から 11 行目の addacc 命令までの 4 命令です。T1で ldata0 命令が実行されて a2 でポイントされたデータを data0 にロードし、a2 のポインタ値をアップデートします。次に T2 で ldata1 命令が実行されて a3 でポイントされたデータを data1 にロードし、a3 のポインタ値をアップデートします。T3で multie 命令を実行したいけれど data1 がロードされていません。したがってパイプラインが stall します。T4で multie 命令が実行され、T5でアキュムレータへの加算が行われます。つまり、**5 サイクルで一つの積和演算**が実行されることになります。

高速化を考える場合には、命令を SIMD 化する手法と、複数の命令機能を 1 命令に統合してデータフローをパイプライン化する手法があります。最初に命令の SIMD 化での高速化を行い、次に機能パイプライン化命令を設計する方法です。

1.4 SIMD 命令による高速化

命令を SIMD 化し演算器を増すことでフィルタの高速化を行います。この手法はさまざまなアプリケーションに応用できます。とくに、データのロードストアのバンド幅を上げることでデ

〔リスト 9〕命令機能の変更

```
reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
    assign ars = ars + 2;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;
}
```

〔リスト 10〕スケジュールの変更

```
schedule ld0 {ldata0} {
    def ars 1;
    def data0 2;
}

schedule ld1 {ldata1} {
    def ars 1;
    def data1 2;
}
```


〔リスト 11〕TIE 命令を C ソース上に組み込んでコンパイル

<pre>int fir_tie2(x, y) { short *x; short *y; int i; WPDATA(0); WACC32(0); /* Calculation of FIR filter */ }</pre>	<pre>for(i=0; i<TAP; i++) { ldata0(x); ldata1(y); multie(); addacc(); } return(RACC32());</pre>
---	---

〔リスト 12〕展開されたアセンブラコード

<pre>1 <fir_tie2>: 2 entry a1, 32 3 movi.n a4, 0 4 wpdata a4 5 wacc32 a4 6 movi a4, 256 7 loopnez a4, L1</pre>	<pre>8 ldata0 a2 9 ldata1 a3 10 multie 11 addacc 12 L1: 13 racc32 a2 14 retw.n</pre>
--	--

〔図6〕パイプラインデータフロー動作(2)



ータのロード/ストアの回数を減らし、データのスループットを上げることができます。Xtensa の TIE 命令の強力な機能の一部といえます。

● 2 並列 SIMD の積和演算器

FIR フィルタのように連続したデータを積和演算するようなアプリケーションでは、SIMD 命令を容易に設計できます。積和演算で扱うデータは 16 ビットの short 型です。二つの連続したデータでは合計 32 ビットとなります。つまり 32 ビットデータを取り込めば、二つの short 型データを取り込むことができます。これを一つの命令で二つの積和演算が実行できるようにすることで、2 並列 SIMD 演算が実行できます。図 7 のような二つの積和演算を実行できる命令を作成します。ロード命令にはアドレスのアップデート機能を追加します。アップデートの値は二つの short 型分の 4 バイトのインクリメントになります。ステートレジスタでの定義は data0 と data1 は 32 ビットとなり、アキュムレータは acc_0 と acc_1 の二つを用意します。


```
state data0 32
state data1 32
state acc_0 32
state acc_1 32
```

それぞれをユーザーレジスタに定義します。

```
user_register 0 data0
user_register 1 data1
user_register 2 acc_0
user_register 3 acc_1
```

32 ビットのデータをメモリからロードするため、インターフ

〔図7〕2 SIMD の積和演算モジュールブロック図



ェース信号を 32 ビットで定義します。

```
interface VAddr      32 core out
interface MemDataIn32 32 core in
```

最初にロード命令を設計します。

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX
```

iclass ではインターフェース信号は 32 ビットを使用します。

```
iclass ld0 {ldata0} {inout ars} {out data0}
        {out VAddr, in MemDataIn32}
iclass ld1 {ldata1} {inout ars} {out data1}
        {out VAddr, in MemDataIn32}
```

〔リスト13〕 機能定義

```
reference ldata0 {
    assign VAddr = ars;
    assign data0 =
        MemDataIn32;
    assign ars = ars + 4;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 =
        MemDataIn32;
    assign ars = ars + 4;
}
```

〔リスト14〕 2サイクル命令

```
schedule ld0 {ldata0} {
    def data0 2;
}

schedule ld1 {ldata1} {
    def data1 2;
}
```

〔リスト15〕 命令の機能

```
reference macx02 {
    wire s = 1'b1;
    wire n = 1'b0;
    wire [31:0] sum0 = TIEmac(data0[15:0], data1[15:0],
        acc_0[31:0], s, n);
    wire [31:0] sum1 = TIEmac(data0[31:16], data1[31:16],
        acc_1[31:0], s, n);

    assign acc_0 = sum0;
    assign acc_1 = sum1;
}
```

〔リスト16〕 2並列のSIMDの積和演算命令

```
int fir_tie11(x, y)
short *x;
short *y;
{
    int i;
    int ans;

    WUR0(0);
    WUR1(0);

    /* Calculation of FIR
       filter */
    for(i=0;i<128;i++)
    {
        ldata0(x);
        ldata1(y);
        macx02();

        ans = RUR(2) + RUR
            (3);

        return(ans);
    }
}
```

〔リスト17〕 アセンブラコード

1 <fir tie11>	9 ldata1 a3
2 entry a1, 32	10 macx02
3 movi.n a4, 0	11 L1:
4 wur0 a4	12 rur2 a4
5 wur1 a4	13 rur3 a2
6 movi a4, 128	14 add.n a2, a4, a2
7 loopnez a4, L1	15 retw.n
8 ldata0 a2	

```
iclass mc2 {macx02} { } {inout acc_0,
    inout acc_1, in data0, in data1}
```

命令の機能はリスト15のようになり、ここではXtensaのビルトインモジュールTIEmacを使用して設計します。2並列なので、積和演算器が二つ搭載されます。

macx02命令は、2サイクル命令(命令実行機能を2分割するにはRTL合成時にリタイミング機能を必要とする)で設計します。2サイクル命令にすることで2サイクル目を実行している間に次のロード命令を実行することができます。またアキュムレータに加算するタイミングは2サイクル目で問題ないために、次のように、acc_0とacc_1の入力は2サイクル目で、出力も2

機能定義では二つのshort型データを演算に使用するためアドレスのインクリメント値が4になります(リスト13)。


メモリからのロード命令であるから2サイクル命令となります(リスト14)。

次に積和演算の命令です。


```
opcode macx02 op2=4'b0000 CUST0
```

ここでは乗算と加算を一つの命令で設計します。iclassではアキュムレータが増えるので、次のようになります。

〔図8〕 パイプラインデータフロー動作(3)



〔図9〕
4SIMDの積和演算モジュール
ブロック図



サイクル目で定義することができます。

```
schedule mc2 {macx02} {
  use acc_0 2;
  use acc_1 2;
  def acc_0 2;
  def acc_1 2;
}
```

以上で2並列のSIMDの積和演算命令が設計できました。Cソースコードはリスト16のようになります。

2並列SIMDのため、ループ回数は半分の128回となります。また、ループ計算が終了した後acc_0とacc_1の内容を加算しなければなりません。リスト17のようなアセンブラコードに展開されます。

実際に、図8のデータフローをもとにし、何サイクルで積和演算が実行されているか確認します。ループはリスト17の8行目のldata0命令から10行目のmacx02命令までです。T1でa2のポイントするデータをdata0にロードし、a2のアドレスをアップデートします。続いてT2でa3のポイントするデータをdata1にロードしa3のアドレスをアップデートします。data1がT3でロードされるため、macx02命令はT4で実行されます。T5でmacx02命令の加算部分が実行されますが、同時にldata0命令が実行されます。したがって4サイクルで二つの積和演算が実行されます。つまり2サイクルで一つの積和演算が実行されることになります。

● 4並列SIMDの積和演算器

ここでは、積和演算を4並列SIMDにした場合どのようなか考えてみます。4並列SIMDということで、short型が四つで64ビットの連続したデータが必要になります。Xtensaの場合、PIF (Peripheral Interface)を64ビット以上の構成にするこ

とで64ビットのメモリアクセスが可能になります。この特徴を生かして4並列SIMDの命令を設計します(リスト18)。図9のような四つの積和演算を実行できる命令を作成します。ステートレジスタの定義は、data0とdata1は64ビットで定義されます。またアキュムレータは4並列のため、四つ必要です。

```
state data0 64
state data1 64
state acc_0 32
state acc_1 32
state acc_2 32
state acc_3 32
```

ここでユーザーレジスタに定義しますが、ユーザーレジスタに定義できるビット数は32ビット^{注4}までです。したがって、リスト19のようにdata0とdata1は分割して定義します。もちろん、すべてのステートレジスタをゼロクリアできる命令を設計することもできますが、ここではユーザーレジスタで定義することでアクセス可能になる専用命令を使用します。

次に64ビットのデータをメモリからロードする命令を設計す

〔リスト18〕 命令機能

```
reference macx04 {
  wire s = 'b1;
  wire n = 'b0;
  wire [31:0] sum0 = TIEmac(data0[15:0], data1[15:0],
                           acc_0[31:0], s, n);
  wire [31:0] sum1 = TIEmac(data0[31:16], data1[31:16],
                           acc_1[31:0], s, n);
  wire [31:0] sum2 = TIEmac(data0[47:32], data1[47:32],
                           acc_2[31:0], s, n);
  wire [31:0] sum3 = TIEmac(data0[63:48], data1[63:48],
                           acc_3[31:0], s, n);

  assign acc_0 = sum0;
  assign acc_1 = sum1;
  assign acc_2 = sum2;
  assign acc_3 = sum3;
}
```

注4：ステートレジスタにユーザーレジスタを定義することで、直接ステートレジスタにロード/ストアできる命令が作成される。この命令はアドレスレジスタと直接アクセスする命令であるため、32ビットという制限が発生する。

〔リスト 19〕 data0 と data1 は分割して定義

```

user register 0 data0[31:0]
user register 1 data0[63:32]
user register 2 data1[31:0]
user register 3 data1[63:32]
user register 4 acc_0
user register 5 acc_1
user register 6 acc_2
user register 7 acc_3

```

〔リスト 20〕 機能定義

```

reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn64;
    assign ars = ars + 8;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn64;
    assign ars = ars + 8;
}

```

〔リスト 21〕 2 サイクル命令

```

schedule ld0 {ldata0} {
    def data0 2;
}

schedule ld1 {ldata1} {
    def data1 2;
}

```

〔リスト 22〕 スケジュール

```

schedule mc4 {macx04} {
    use acc 0 2;
    use acc 1 2;
    use acc 2 2;
    use acc 3 2;
    def acc 0 2;
    def acc 1 2;
    def acc 2 2;
    def acc 3 2;
}

```

〔リスト 23〕 4 並列の SIMD 命令

```

int fir tiel1(x, y)
    short *x;
    short *y;
{
    int i;
    int ans;

    WUR0(0);
    WUR1(0);
    WUR2(0);
    WUR3(0);

    /* Calculation of FIR
    filter */
    for(i=0; i<64; i++)
    {
        ldata0(x);
        ldata1(y);
        macx04();
    }

    ans = RUR(4) + RUR(5)
        + RUR(6) + RUR(7);

    return(ans);
}

```

〔リスト 24〕 アセンブラコード

```

1 <fir tiel2>
2     entry a1, 32
3     movi a4, 0
4     wur0 a4
5     wur1 a4
6     wur2 a4
7     wur3 a4
8     movi a4, 64
9     loopnez a4, L1
10    ldata0 a2
11    ldata1 a3
12    macx04
13 L1:
14    rur4 a2
15    rur5 a4
16    add.n a2, a4
17    rur6 a4
18    add.n a2, a4
19    rur7 a4
20    add.n a2, a4
21    retw.n

```

るので、インターフェース信号も 64 ビットにしなければなりません。ここで注意しなければならないことは、Xtensa の構成で PIF 幅を 64 ビット以上にすることです。PIF 幅が 32 ビットでは 1 サイクルで 64 ビットのデータアクセスはできません^{注5}。

```
interface VAddr 32 core out
```

```
interface MemDataIn64 64 core in
```

それではロード命令を設計します。

```
opcode ldata0 op2=4'b0000 LSCX
```

```
opcode ldata1 op2=4'b0001 LSCX
```

iclass はインターフェース信号が 64 ビットのものを使用します。

```
iclass ld0 {ldata0} {inout ars} {out data0}
```

```
{out VAddr, in MemDataIn64}
```

```
iclass ld1 {ldata1} {inout ars} {out data1}
```

```
{out VAddr, in MemDataIn64}
```

機能定義ではアドレスのインクリメント値が 8 に変更されます(リスト 20)。メモリからのロード命令なので 2 サイクル命令となります(リスト 21)。次に積和演算の命令です。

```
opcode macx04 op2=4'b0000 CUSTO
```

iclass はさらにアキュムレータが四つに増えるので以下のようにします。

```
iclass mc4 {macx04} { }
```

```
{inout acc_0, inout acc_1, inout acc_2,
```

```
inout acc_3, in data0, in data1}
```

命令機能はリスト 21 のようになります。4 並列なので、積和演算モジュールが四つになります。この命令も 2 サイクル命令

にするため、リスト 22 のようにスケジュールされます。

4 並列の SIMD 命令が設計できました。C ソースコードはリスト 23 のようにな

ります。4 並列 SIMD のため、ループ回数はさらに半分の 64 回となります。また、ループ計算が終了した後 acc_0、acc_1、acc_2 と acc_3 の内容を加算しなければなりません。リスト 24 のようなアセンブラコードに展開されます。


実際に、図 10 のデータフローをもとにして何サイクルで積和演算が実行されているか確認します。ループはリスト 24 の 10 行目の ldata0 命令から 12 行目の macx04 命令までです。T1 で a2 のポイントする 64 ビットデータを data0 にロードし、a2 のアドレスをアップデートします。アップデートの値は四つの short 型分の 8 バイトです。続いて T2 で a3 のポイントする 64 ビットデータを data1 にロードし、a3 のアドレスを同様にアップデートします。data1 が T3 でロードされるため、macx04 命令は T4 で実行されます。T5 で macx04 命令の加算部分が実行されますが、同時に ldata0 命令が実行されます。したがって 4 サイクルで四つの積和演算が実行されます。つまり、**1 サイクルで一つの積和演算**が実行されることになります。

1.5 機能パイプライン化による高速化


一方、積和演算器を増やすことなく性能を上げることはできないのでしょうか。この問題に対しては、一つの命令で複数の処理をさせて高速化する方法があります。この方法はデータ処理のフローがパイプライン的な動作を行います。実際にどの

注5：PIF 幅が 32 ビットの場合には、2 回のロードを実行することで必要な 64 ビットデータをロードでき、4 並列の演算を実行できる。このとき演算の速度は 4 倍になるが、ロードの速度は 2 倍となる。

〔図 10〕 パイプラインデータフロー動作 (4)



〔図 11〕 3機能のパイプライン化の実行フロー



程度の効果があるか確認してみましょう。

● 3機能のパイプライン化

データのロードとアドレスのアップデートのほかに加算あるいは乗算を1命令で実行できる命令を考えてみます。ここでデータのロードには2サイクル必要であることから、動作順序を確実に追いかける必要があります。ループ中はサイクルごとにロード命令が実行されることが理想となります。そこで図11のように必ずメモリからのロード命令が実行されるように実行フローを考えてみます。一方、ldata0命令のみでは、乗算命令実行時に必要なdata0を入力できません。LP0に必要なdata0

〔リスト 25〕 data0, data1 と data2 の定義

```
state data0 16
state data1 16
state data2 16
state rdata 32
state acc32 32

user register DATA0 0 {data0[15:0]}
user register DATA1 1 {data1[15:0]}
user register DATA2 2 {data2[15:0]}
user register RDATA 3 {rdata[31:0]}
user register ACC32 4 {acc32[31:0]}
```

はLP1のldata0でロードされてしまい、上書きされてしまいます。そこで新しいステートレジスタdata2を定義します。このことで必要なデータを上書きすることは回避できます。命令を設計するにあたって、どの機能が一つの命令で実行されればよいか考えてみます。ldata0命令はaddacc命令と同一サイクルで実行され、ldata1命令はmultie命令と同一サイクルで実行され、ldata2命令はaddacc命令と同一サイクルで実行できれば、この実行フローどおりにデータが処理されます。ただし、ldata1命令とmultie命令の設計時には乗算ユニットへのデータの入力するか考慮しなければなりません。これを実際に設計します。乗算用のデータ用のステートレジスタはdata0、data1とdata2の三つをリスト25のように定義します。

インターフェース信号は、16ビットのロード命令を設計することから次のようになります。

```
interface VAddr 32 core out
interface MemDataIn16 16 core in

ldata0 命令と accadd 命令の組み合わせ命令を ld0add 命令
とし、ldata2 命令と accadd 命令の組み合わせ命令を ld2add
命令とします。両方の命令はロード命令であるため、LSCX の領
域を使用します。
```

```
opcode ld0add op2=4'b0010 LSCX
opcode ld2add op2=4'b0011 LSCX

iclass の定義は、次のようになります。

iclass l0a {ld0add} {inout ars}
    {inout acc32, in rdata, out data0}
```

〔リスト 26〕 命令機能

<pre>reference ld0add { assign VAddr = ars; assign data0 = MemDataIn16; assign ars = ars + 2; assign acc32 = acc32 + rdata; }</pre>	<pre>reference ld2add { assign VAddr = ars; assign data2 = MemDataIn16; assign ars = ars + 2; assign acc32 = acc32 + rdata; }</pre>
--	--

〔リスト 27〕 スケジュール

```
schedule ld0a {ld0add} {
    def data0 2;
}

schedule ld2a {ld2add} {
    def data2 2;
}
```

〔リスト 29〕 data0 と data1 へのロード命令と acc32 に rdata を加算する命令

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX

iclass ld0 {ldata0} {inout ars} {out data0} {out VAddr, in
    MemDataIn16}
iclass ld1 {ldata1} {inout ars} {out data1} {out VAddr, in
    MemDataIn16}

reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn16;
    assign ars = ars + 2;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;
}

schedule ld0 {ldata0} {
    def data0 2;
}

schedule ld1 {ldata1} {
    def data1 2;
}

opcode addacc op2=4'b0010 CUSTO

iclass ada {addacc} { } {inout acc32, in rdata}

reference addacc {
    assign acc32 = acc32 + rdata;
}
```

```
{out VAddr, in MemDataIn16}
iclass l2a {ld2add} {inout ars}
    {inout acc32, in rdata, out data2}
    {out VAddr, in MemDataIn16}
```

命令機能はリスト 26 のようになります。schedule はリスト 27 のようになります。

次に ldata1 命令と multie 命令の組み合わせ命令では乗算ユニットへの入力を考慮しなければなりません。data0 と data1 の乗算と data1 と data2 の乗算です。それぞれの命令を ld1ml0 命令と ld1ml2 命令とします。

〔リスト 28〕 命令機能の内容

```
reference ld1ml0 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;

    wire s = 1'b0;
    wire [31:0] sum0 = TIEmul(data0, data1, s);
    assign rdata = sum0;
}

reference ld1ml2 {
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;

    wire s = 1'b0;
    wire [31:0] sum0 = TIEmul(data2, data1, s);
    assign rdata = sum0;
}
```

〔リスト 30〕 semantic

```
semantic gpla {ldata0, ldata1, ld0add, ld2add, addacc}
{
    assign VAddr = ars;
    assign data0 = MemDataIn16;
    assign data1 = MemDataIn16;
    assign data2 = MemDataIn16;
    assign ars = ars + 2;

    assign acc32 = acc32 + rdata;
}

semantic gplml {ld1ml0, ld1ml2}
{
    assign VAddr = ars;
    assign data1 = MemDataIn16;
    assign ars = ars + 2;

    wire s = 1'b0;
    wire [31:0] d0 = (ld1ml0) ? data0 : data2;
    wire [31:0] d1 = data1;
    wire [31:0] sum0 = TIEmul(d0, d1, s);
    assign rdata = sum0;
}
```

〔リスト 31〕 C ソースコード

<pre>int fir tie3(x, y) short *x; short *y; { int i; WPDATA(0); WACC32(0); /* Calculation of FIR filter */ ldata0(y); ldata1(x);</pre>	<pre>for(i=0;i<128;i++) { ld2add(y); ld1ml0(x); ld0add(y); ld1ml2(x); } addacc(); return(RACC32());</pre>
--	---

```
opcode ld1m10 op2=4'b0100 LSCX
opcode ld1m12 op2=4'b0101 LSCX
iclass は次のように定義できます.
iclass lm0 {ld1m10} {inout ars}
    {out rdata, inout data1, in data0}
    {out VAddr, in MemDataIn16}
iclass lm2 {ld1m12} {inout ars}
    {out rdata, inout data1, in data2}
    {out VAddr, in MemDataIn16}
命令機能の内容は、リスト 28 のようになります.
schedule の定義は次のようになります.
schedule ld1 {ld1m10, ld1m12} {
    def data1 2;
}
さらに、data0 と data1 へのロード命令と acc32 に rdata
```


を加算する命令が必要となります(リスト 29)。

以上で命令が設計できました。しかしこのままでは乗算器とアキュムレータへの 32 ビット加算器が 2 個ずつ必要になってしまいます。ところが、TIE 言語にはハードウェアリソースを共有することができる semantic という section があります。これを使用すると命令機能を reference の代わりとして、リスト 30 のように semantic を記述できます。

これでアキュムレータへの 32 ビット加算器と乗算器は一つになりました。以上で二つの機能パイプライン命令の設計ができました。C ソースコードはリスト 31 のようになります。

ループ内では二つの積和演算が実行されています。一方、ループに入る際の最初の ld2add 命令ではアキュムレータへの加算命令は機能しません。そこでループ後に addacc 命令を実行しなければなりません。リスト 32 のようなアセンブラコードに展開されます。

〔図 12〕パイプラインデータフロー動作 (5)



〔リスト 32〕 アセンブラコード

1	<fir tie3>:	10	ld2add a3
2	entry a1, 32	11	ld1m10 a2
3	movi a4, 0	12	ld0add a3
4	wpdata a4	13	ld1m12 a2
5	wacc32 a4	14	L1:
6	ldata0 a3	15	addacc
7	ldata1 a2	16	racc32 a2
8	movi a4, 128	17	retw.n
9	loopnez a4, L1		

〔リスト 34〕 iclass の定義

```
iclass l2m {ld2mla} {inout ars}
    (inout data2, inout acc32, inout rdata, in data3)
    (out VAddr, in MemDataIn32)
iclass l3m {ld3mha} {inout ars}
    (out data3, inout acc32, inout rdata, in data0,
                                     in data1)
    (out VAddr, in MemDataIn32)
iclass l0m {ld0mla} {inout ars}
    (inout data0, inout acc32, inout rdata, in data1)
    (out VAddr, in MemDataIn32)
iclass l1m {ld1mha} {inout ars}
    (out data1, inout acc32, inout rdata, in data2,
                                     in data3)
    (out VAddr, in MemDataIn32)
```

実際に、図 12(前頁)のデータフローをもとにして何サイクルで積和演算が実行されているか確認します。ループはリスト 32 の 10 行目の ld2add 命令から 13 行目の ld1m12 命令までの 4 命令です。T1 で ld2add 命令を実行します。この命令はアドレスレジスタ a3 でポイントするデータを data2 にロードし、アドレスのアップデートを行い、アキュムレータ acc32 に乗算結果を保持する rdata を加算する命令です。アドレスのアップデートは T1 で更新されますが、data2 へのロードは次のサイクルで実行されます。ループに入ったときの最初の ld2add 命令では、acc32 と rdata が初期化されて 0 となるため加算機能はダミー処理となります。もちろん、2 回目以降の ld2add 命令では加算機能が実行されます。したがって、ループ終了後に addacc 命令が 1 度実行されます。T2 では ld1m10 命令が実行されます。この命令はアドレスレジスタ a2 でポイントするデータを data1 にロードし、アドレスのアップデートを行い、data0 と data1 の値を乗算し、結果を rdata に出力させる命令です。乗算は T2

〔リスト 33〕 data2 と data3 の領域を定義

```
state data0 32
state data1 32
state data2 32
state data3 32
state rdata 32
state acc32 32

user register DATA0 0 {data0[31:0]}
user register DATA1 1 {data1[31:0]}
user register DATA2 2 {data2[31:0]}
user register DATA3 3 {data3[31:0]}
user register RDATA 4 {rdata[31:0]}
user register ACC32 5 {acc32[31:0]}
```

で実行されますが、data1 へのロードは T3 で実行されます。つまり乗算時には data1 の更新前の値を使用し、命令実行後に data1 が更新される動作になります。そのため、data0 と data1 の値はこの命令が実行される前にロードしなければなりません。T3 では ld0add 命令を実行します。この命令はアドレスレジスタ a3 でポイントするデータを data0 にロードし、アドレスのアップデートを行い、アキュムレータ acc32 に前の命令で実行された乗算結果を加算する命令です。


T4 では ld1m12 命令を実行します。この命令はアドレスレジスタ a2 でポイントするデータを data1 にロードし、アドレスのアップデートを行い、data0 と data1 の 16 ビット乗算を実行します。data0 は T2 でロードが完了し、data1 は T3 でロードが完了しています。つまり ld1m12 命令を実行する時には乗算に必要な二つのデータがすでにそろっていることになります。したがって、命令が stall することはありません。T4 でループが完了し T5 では再度 ld2add 命令が実行されます。T6 では ld1m10 命令が実行され、乗算機能では data0 と data1 を乗算します。ここでも ld1m10 命令を実行する際に data0 と data1 のロードは完了しています。以上のことから、4 サイクルで二つの積和演算が、つまり **2 サイクルで一つの積和演算が実行される**ことになります。

● 4 機能のパイプライン化

積和演算を 1 サイクルで実行する際に必要な処理は、16 ビット乗数と 16 ビット被乗数のロードと乗算と加算を機能パイプライン的に実行しなければならないことです。Xtensa は RISC であることから、二つの異なるメモリ領域から二つのデータをロードすることはできません。そこで視点を変えて連続する二つの 16 ビットデータのロード、乗算、アキュムレータへの加算を 1 命令で実行することで 1 サイクルで一つの積和演算を実行することを考えます。

演算のフローは図 13 のように ldata0 で 32 ビットの連続したデータをロードし、ldata1 で連続したデータをロードします。1 サイクル stall し、mulh で上位 16 ビットの乗算を行い、mull.add で下位 16 ビットの乗算とアキュムレータへの加算を実行します。次に add でアキュムレータへの加算を行います。この一連のフローにより連続した二つの 16 ビットデータの積和演算が二つ

〔図 13〕 4 機能のパイプライン化の実行フロー



〔リスト 35〕 命令機能

<pre>reference ld2mla { wire [15:0] d2l = data2[15:0]; wire [15:0] d3l = data3[15:0]; assign VAddr = ars; assign data2 = MemDataIn32; assign ars = ars + 4; wire [31:0] tmp = rdata; wire s = 1'b1; wire [31:0] sum0 = TIEmul(d2l, d3l, s); assign rdata = sum0; assign acc32 = acc32 + tmp; } reference ld3mha { assign VAddr = ars; assign data3 = MemDataIn32; assign ars = ars + 4; wire [15:0] d0h = data0[31:16];</pre>	<pre> wire [15:0] d1h = data1[31:16]; wire [31:0] tmp = rdata; wire s = 1'b1; wire [31:0] sum0 = TIEmul(d0h, d1h, s); assign rdata = sum0; assign acc32 = acc32 + tmp; } reference ld0mla { assign VAddr = ars; assign data0 = MemDataIn32; assign ars = ars + 4; wire [15:0] d0l = data0[15:0]; wire [15:0] d1l = data1[15:0]; wire [31:0] tmp = rdata; wire s = 1'b1; wire [31:0] sum0 = TIEmul(d0l, d1l, s);</pre>	<pre> assign rdata = sum0; assign acc32 = acc32 + tmp; } reference ld1mha { assign VAddr = ars; assign data1 = MemDataIn32; assign ars = ars + 4; wire [15:0] d2h = data2[31:16]; wire [15:0] d3h = data3[31:16]; wire [31:0] tmp = rdata; wire s = 1'b1; wire [31:0] sum0 = TIEmul(d2h, d3h, s); assign rdata = sum0; assign acc32 = acc32 + tmp; }</pre>
--	--	--

〔リスト 36〕 スケジュール

<pre>schedule ld0ma {ld0mla} { def data0 2; }</pre>	<pre>schedule ld2ma {ld2mla} { def data2 2; }</pre>
<pre>schedule ld1ma {ld1mha} { def data1 2; }</pre>	<pre>schedule ld3ma {ld3mha} { def data3 2; }</pre>

実行されます。しかしパイプライン機能的に実行することを考えると、次のデータを data0 と data1 にロードすることはできません。これは乗算を実行する前に必要なデータを上書きしてしまうからです。そこで新しいステータレジスタ data2 と data3 の領域を定義します(リスト 33)。

実際にどのような命令の組み合わせが必要か考えます。ldata0 と mul1.add の組み合わせ、ldata1 と mulh と add の組み合わせ、ldata2 と mul1.add の組み合わせ、ldata3 と mulh と add の組み合わせが必要になります。

インターフェース信号は 32 ビットのロード命令を設計することから次のようになります。

```
interface VAddr      32 core out
interface MemDataIn32 32 core in

ldata0 命令と mul1.add 命令の組み合わせ命令を ld0mla 命令とし、ldata1 命令と mulh 命令と add 命令の組み合わせ命令を ld1mha 命令とします。ldata2 命令と mul1.add 命令の組み合わせ命令を ld2mla 命令とし、ldata3 命令と mulh 命令と add 命令の組み合わせ命令を ld3mha 命令とします。四つの命令はロード命令であるため、LSCX の領域を使用します。

opcode ld2mla op2=4'b0010 LSCX
opcode ld3mha op2=4'b0011 LSCX
opcode ld0mla op2=4'b0100 LSCX
opcode ld1mha op2=4'b0101 LSCX

iclass の定義はリスト 34 のようになります。命令機能はリ
```

〔リスト 37〕 data0 と data1 へのロード命令

```
opcode ldata0 op2=4'b0000 LSCX
opcode ldata1 op2=4'b0001 LSCX

iclass ld0 {ldata0} {inout ars} {out data0} {out VAddr, in MemDataIn32}
iclass ld1 {ldata1} {inout ars} {out data1} {out VAddr, in MemDataIn32}

reference ldata0 {
    assign VAddr = ars;
    assign data0 = MemDataIn32;
    assign ars = ars + 4;
}

reference ldata1 {
    assign VAddr = ars;
    assign data1 = MemDataIn32;
    assign ars = ars + 4;
}

schedule ld0 {ldata0} {
    def data0 2;
}

schedule ld1 {ldata1} {
    def data1 2;
}
```

スト 35 のようになります。schedule はリスト 36 のようになります。さらに、data0 と data1 へのロード命令(リスト 37)と acc32 に rdata を加算する命令が必要となります。

以上で命令が設計できました。しかしこのままでは乗算器とアキュムレータへの 32 ビット加算器が 4 個ずつ必要になってしまいます。したがって、3 機能パイプライン化と同様に semantic を使用して設計します(リスト 38)。

これでアキュムレータへの 32 ビット加算器と乗算器は一つになりました。以上で四つの機能パイプライン命令の設計ができました。C ソースコードはリスト 39(p.183) のようになります。

ループ内では四つの積和演算が実行されています。一方、ループに入る際の最初の ld2mla 命令と ld3mha 命令ではアキュムレータへの加算命令と積和演算は事実上機能しません。そこでループ後に mla 命令と addacc 命令を実行しなければなりません。リスト 40 のようなアセンブラコードに展開されます。

〔リスト 38〕 semantic を使用して設計

```

semantic gp1dm {ld2m1a, ld3mha, ld0m1a, ld1mha, mulh,
                mulla, ldata0, ldata1, addacc} {
    assign VAddr = ars;
    assign data0 = MemDataIn32;
    assign data1 = MemDataIn32;
    assign data2 = MemDataIn32;
    assign data3 = MemDataIn32;
    assign ars = ars + 4;

    wire [15:0] d0 = (ld2m1a) ? data2[15:0] :
        (ld3mha) ? data0[31:16] :
        (ld0m1a) ? data0[15:0] :
        (ld1mha) ? data2[31:16] :
        (mulh) ? data0[31:16] : data0[15:0];
    wire [15:0] d1 = (ld2m1a) ? data3[15:0] :
        (ld3mha) ? data1[31:16] :
        (ld0m1a) ? data1[15:0] :
        (ld1mha) ? data3[31:16] :
        (mulh) ? data1[31:16] : data1[15:0];

    wire s = 1'b1;
    wire [31:0] sum0 = TIEmul(d0, d1, s);
    assign rdata = sum0;

    wire [31:0] tmp = rdata;
    assign acc32 = acc32 + tmp;
}

```


〔リスト 40〕 アセンブラコード

1 <fir tie4>:	10 ld2m1a a3
2 entry a1, 32	11 ld3mha a2
3 movi a4, 0	12 ld0m1a a3
4 wpdata a4	13 ld1mha a2
5 wacc32 a4	14 L1:
6 ldata0 a3	15 ld2m1a a3
7 ldata1 a2	16 addacc
8 movi a4, 64	17 racc32 a2
9 loopnez a4, L1	18 retw

実際に、図 14 のデータフローをもとにして何サイクルで積和演算が実行されているか確認します。ループはリスト 40 の 10 行目の ld2m1a 命令から 13 行目の ld1mha 命令までです。T1 で ld2m1a 命令を実行します。この命令は a3 のポイントするメモリからデータを data2 にロードし、a3 のアドレスをアップデートします。また、アキュムレータに rdata の結果を加算し、data2 の下位 16 ビットと data3 の下位 16 ビットを乗算します。T2 では ld3mha 命令を実行します。この命令は a2 のポイントするメモリからデータを data2 にロードし、a2 のアドレスをアップデートします。また、アキュムレータに rdata の結果を加算し、data0 の上位 16 ビットと data1 の上位 16 ビットを乗算します。ここでは data0 と data1 はすでにロードされています。T3 では ld0m1a 命令を実行します。この命令は a3 のポイントするメモリからデータを data0 にロードし、a3 のアドレスをアップデートします。また、アキュムレータに rdata の結果を加算し、data0 の下位 16 ビットと data1 の下位 16 ビットを乗算します。data0 を使用する命令で、data0 のロードを実行しているために、stall は発生しません。

T4 では ld1mha 命令を実行します。この命令は a2 のポイントするメモリからデータを data2 にロードし、a2 のアドレスをアップデートします。また、アキュムレータに rdata の結果を加算し、data2 の上位 16 ビットと data3 の上位 16 ビットを乗

〔図 15〕 FIR フィルタ積和演算の平均サイクル数



算します。以上のことから、4 サイクルで四つの積和演算が実行されます。つまり 1 サイクルで一つの積和演算が実行されることになります。

1.6 FIR フィルタ演算の性能解析

実際に Xtensa の命令セットシミュレータで実行し、出力結果を解析してみます。C のソースコードでは関数コールの形式で記述されているため、関数コールによるオーバーヘッドを除いたサイクル数から計算した 1 積和演算あたりのサイクル数を表記したものを図 15 に示します。

ここで横軸は FIR のタップ数を表し、縦軸はサイクル数を表します。また、Mac16 は 1.1 で確認した Mac16 オプションを追加した場合の 1 TAP の積和演算に必要な平均サイクル数、tie(1) は 1.2 で設計した TIE 命令による平均サイクル数、tie(2) は 1.3 で設計したデータロードにアドレスインクリメント機能をもつ TIE 命令の場合による平均サイクル数、tie(3) は 1.4 で設計した 2 並列の SIMD 演算の TIE 命令の場合による平均サイクル数、tie(4) は 1.4 で設計した 4 並列の SIMD 演算の TIE 命令の場合による平均サイクル数、tie(5) は 1.5 で設計したデータロードにアドレスインクリメント機能と加算あるいは乗算機能をもつ TIE 命令の場合による平均サイクル数、tie(6) は 1.5 で設計したデータロードにアドレスインクリメント機能、加算機能と乗算機能をもつ TIE 命令の場合による平均サイクル数のグラフです。

*

*


以上のように、SIMD 命令あるいはパイプライン化命令によって、プロセッサであるとはいえ、かなりの高速化を図ることができることをおわかりいただけたのではないのでしょうか。本稿で紹介したのは、TIE 命令の可能性の一部でしかなく、アプリケーションによってはもっとさまざまな命令の組み合わせも考えられます。ユーザーによってそのアプローチはさまざまであり、またそれがコンフィギュラブルプロセッサとしての Xtensa の特徴でもあるので、ユーザーによって可能性を広げていくことのできる製品だといえます。

ながみね・じょう テンシリカ(株)

〔リスト 39〕 Cソースコード

<pre>int fir_tie4(x, y) short *x; short *y; { int i; WPDATA(0);</pre>	<pre>WACC32(0); /* Calculation of FIR filter */ ldata0(y); ldata1(x);</pre>	<pre>for(i=0;i<64;i++) { ld2mla(y); ld3mha(x); ld0mla(y); ld1mha(x); }</pre>	<pre>ld2mla(y); addacc(); return(RACC32()); }</pre>
---	--	---	---

〔図 14〕 パイプラインデータフロー動作 (6)



シニアエンジニア の 技術草子 貳拾参之段

◆三文の得

旭 征佑

● カートリッジで生き残る

企業向けプリンタの売り上げの落ち込みは激しい。しかし、プリンタ市場の約85%を占めるのは、インクジェットプリンタだ。年間販売台数は700万台程度で伸び悩んでいるが、それでも、毎年、低価格化していく割には技術面や機能面での進歩が大きく、買い替え需要が期待できる。メーカーは、写真画質やフチなし印刷など、さらに高機能を訴えたコンシューマ製品で、売り上げ全体の底上げを図ろうとしている。と、ここまでが公式にいられていることだ。

でも、それだけではない。メーカーには絶対にシェアを落としてはいけない理由があるのだ。なぜならば、シェアはインクカートリッジの販売量に直接関わってくるからだ。

インクカートリッジは、ただのインクをパッケージ化したにすぎない。大量生産すれば製造原価は数十円以下だろう。それを、千円以上で売るわけだからメーカーは大きく儲かるはずだ。じつはプリンタメーカーの利益の大半は、インクカートリッジが占めている。つまり、インクジェットプリンタのシェアを落とすことは、すなわち大きな利益を失うことを意味するのだ。

カートリッジの種類がやたらと多いのも、他業者の参入をしづらくする戦略の一つなのだろう。多種類のカートリッジを製造すると、最初に「型」を作るコストもかさむ。大量に販売できないと、とてもではないが採算が取れなくなる。

そんな割高に思えるカートリッジも、メーカーが良い製品を開発するコストを回収するためのものだろう。そう思えばある程度甘受できるかもしれない。しかし、ターゲットが一般コンシューマである限り、これ以上の製品の必要はないのでは、などと思うのは、筆者だけだろうか。

● そういえばコピー業界

古い友人に、最大手クラスのコピー機メーカーの営業マンがいる。20年ぐらい前の話だ。彼の仕事のメインは、古いコピー機を引き取り、新品のコピー機にリース契約させることだった。彼の事務所には、古いコピー機が山のようになり積み上げられていたらしい。筆者は、「欲しければいくらでもやるよ、みんな他社製品だけだね」といわれていた。

当時、コピー機は、ほぼ数社の寡占状態になっていた。製品の技術革新も速く、ユーザーにも買い換えるメリットがあった

のだろう、メーカー間の激しいシェア争いが続いていた。

しかし、その友人がいうには、競争激化の本当の理由は別にあったという。当時の彼の言葉を思い出す。「トナーはドラム缶1本10円の世界、それを小分けして数万円で売れるわけだから、大きな儲けが出る。他社のシェアをどんどん食って、トナーで儲けたところが生き残る」。その戦略が効を奏したのか、彼の会社は間もなく業界のトップクラスに躍り出た。

その後、開発競争が一段落すると、コピーは価格競争に突入し、体力のないコピーメーカーの中には脱落していくところもあった。最近では、プリンタなどの機能を含んだ複合機やカラーコピーに、販売の主力が移ってきたようだ。一般のコピー機市場では、企業サイドのコスト意識の高まりもあり、今でも大幅な値引き合戦が繰り広げられている。

● 再生の術(パート1)



話をプリンタに戻そう。仕事ではもっぱらレーザープリンタだが、トナーが切れると、インクジェットでしばらくごまかしてしまうことがある。トナーは1本1万円以上するが、インクカートリッジは比較的安いので、急ぐときは近所で買うことも多い。1本千数百円はあたりまえなので、カラーインクと合わせて買うと3,000円を超えたりする。そんなときに限って、近くに1万円以下で売っている特売プリンタがあったりする。若干の矛盾を禁じえない。

あるとき、レーザープリンタが壊れた。修理が面倒だったので、しばらくインクジェットを使用していた。最近のプリンタドライバはインテリジェント化がすすみ、インクの残量が表示され、交換時期まで教えてくれる。

ちょうどインクがなくなったカートリッジがあったので、親指と人差し指で強く押してみた。すると中のほうからインクがブクブクと湧き出してくるのが見えた。これは、どうみてもまだまだインクが残っているではないか。

試しに、そのカートリッジを、再度プリンタにセットしてみた。セットが完了すると、なんとインク残量満タンの新品のインクカートリッジに化けてしまった。印刷すると、問題なく印刷ができる。なんだ、まだ使えるではないか！

そのカートリッジはけっこう長く使えたが、あるとき、突然インクが切れてしまった。インク残量表示を見たら、約半分を



きったところぐらいだろうか。都合、インクカートリッジが1.5倍使えるようになったことになる。インク残量を何で決めているのか不思議だったが、それはさておいて、なにか得をした気持ちになった。筆者は、これを「カートリッジ再生の術」と呼ぶことに決め、勝手にあちらこちらで吹聴している。

● 再生の術(パート2)

もう一つのインクジェットのインクも試してみた。しかし、こちらはインクがなくなったカートリッジを再セットすると、プリンタがエラーになり動かない。どうもカートリッジについているセンサが、「インクがない」と知らせているようだ。

そのカートリッジを分解してみた。カッターを使って上部の接合点に切り込みを入れると、意外と簡単に分解できた。中には目の細かいスポンジのようなものが詰まっていた、インクが染み込んでいるだけだ。センサは、よく見たら電極しかない。どうやらカートリッジ内の電気抵抗を測ってインクの残量をみているのだろう。そのセンサをよく見ようと、カートリッジを横に倒すと、今度はインクがにじみ出てきた。さらに、カートリッジの両端を指で軽く押すと、大量のインクがこぼれるほど湧き出してきた。これも再生できそうだ。

興味半分、しばらくこのインクジェットを使うことにした。カートリッジは厳重にテープでとめて保存し、2本たまった段階で解体し、インクを片方に移した。ちょっと多かったかな、と思いつつもカートリッジのふたを瞬間接着剤で丁寧につなげて再生させることができた。現在も使用しているが、まだこのインクはなくなっていない。しかし、溢れ出たぐらいだから、きっと1個分以上は使えるのだろう。

分解したり接着する手間もかかるし、どうしても手や周りがインクで汚れるので、差し引きたいして得ではないのかもしれない。まあ、気持ちだけお得というか……。

● 来るか、価格破壊

プリンタの市場はエプソンとキヤノンのしのぎを削り、2社で80%にも迫る寡占状態が続いている(ガートナーグループ調査)。これも、インクカートリッジが割高な理由の一つかもしれない。しかし、プリンタの性能も一段落した。以前のコピー機と似たような状況が、もしかしたら迫ってきているのかもしれない。あとは、もう少し、ユーザーがコスト意識に目覚める必要がある



だろう。「なぜ、インクカートリッジはこうも高いのか!」と。

9月24日にDELLがプリンタ専門メーカーのLexmarkと契約した。パソコンのシェアを一気に15%まで伸ばした直販メーカーが、プリンタ市場に殴り込みかけることは、たいへん興味深い。日本人は同じメーカーの製品をセットで買いそろえる傾向があるからだ。もちろん、DELLはインクカートリッジも販売する。DELLが、サプライ品をどんな手段を使って供給するか、というのは、それはそれで興味の尽きないところだ。でも、この時期に参入するというのでは、やはりどうしても価格破壊を期待してしまう。DELLのがんばりに期待したい。

あさひ・しょうすけ テクニカルライター
イラスト：森 祐子

注：どのメーカーのプリンタでも使用済みカートリッジが再利用できるとは限りません。また、万が一プリンタが壊れても補償できませんので、試す場合には自己責任で行ってください。

Engineering Life in Silicon Valley

対談編

インターネットバブルの前と後の比較

H. Tony Chin

今回のゲストのプロフィール

吉田 穰(よしだ・ゆたか): 1963年愛知県生まれのIC設計エンジニア。1988年東京大学相関理化学修士卒。10年間日本でIC設計経験を積んだのちに渡米し、1999年からシリコンバレーでさまざまなスタートアップでIC設計を行う。趣味は温泉とスキー。

☆ 10年前のシリコンバレーのイメージ

トニー まずは、シリコンバレーにきた経緯から話を進めていただませんか？

吉田 日本で入社した会社がシリコンバレーの VLSI Technology, Inc. (以下 VLSI, 現在は Philips の一部) と提携していました。この関係で VLSI のボストンにあるデザインセンタに約 3 か月、シリコンバレーではサンノゼのデザインセンタに約 8 か月滞りました。こちらの設計環境を学んだり顔つなぎがおもな目的でした。

そこでは ARM6 と 7 の改良版の作成に参加しました。具体的な内容は、フルカスタムですでにできていたチップを VLSI のスタンダードセルに置き換えてパフォーマンスを上げることです。結局、できあがったデバイスは 20 ~ 30 % のパフォーマンスアップが達成できて、フルカスタム版と見劣りしない出来でした。

その当時のアメリカ人の上司であるアンドレは、非常に喜んでくれ、そのままアメリカに残らないかと聞かれました。

トニー 短い期間で結果を出されたのですから、こちらの設計担当マネージャも欲しがらるでしょうね。それで 10 年前ほどのシリコンバレーはどうでした？ 90 年ぐらいですよね？

吉田 当時はシリコンバレーのイメージが非常に良かったので、ぜひ仕事をしてみたいと思いました。皆スマートに仕事をしているし、環境も整っているというイメージです。まわりにいたエンジニアは優秀な人が多かったですね。また、家賃は今のようになかったし、高速道路も比較的空いていました。家賃の高騰と渋滞はのちのインターネットバブルのおかげですが(笑)。それから、当時は私の興味のある、面白そうなプロセス関係の会社がたくさんあったことも理由の一つです。

ほかには、プライベート面でもすごく楽しいんじゃないか？という

イメージがありました。私は 1 人で渡米したのですが、上司が非常に気をかけてくれました。彼の夫婦は子供がなく、よく奥様の家族が所有するハウスポートとかに招待されました。シャスタ湖にハウスポートがあったので、たしか奥様の

お父様がジェットスキーやバイクとかボートのディーラーとかやっていて、新製品が出たら試乗させられるとか……アメリカでもなかなか少ないと思うのですが、一緒に楽しませてもらいました。

トニー シャスタ湖はとても綺麗なところですね。そこでウォータースポーツをするのは最高でしょう！

吉田 そうですね。結局私は日本にある会社の研修で渡米している立場上、そのまま「アメリカに残ります！」では済まないと思い、とりあえず一度帰国したのです。その後、その当時の上司は違う会社……日本でも少し有名になった、グラフィックス関係会社である Chromatic Research に行っていました。

しかし、その後も同じ元上司から声がかかりました。私は、日本に帰国してからはプロジェクトリーダーやマネージャをやっていたので、なかなか手が空かない状態でした。またその間に Chromatic が駄目になり、元上司はどこかまた違う会社に行っていました(笑)。

トニー うーん、なかなかシリコンバレーらしい話ですね(笑)。

☆ インターネットバブルの絶好調でイメージダウン？！

吉田 結局 99 年あたりに渡米してこの元上司を窓口面接を受けたのですが、英語でワーっと言われただけで話せませんでした。まったく英会話の練習もしてなかったし、研修で来たときはなんとか生活できたので大丈夫だろうと思っていました……でも結局喋れなかったですね。これで面接には見事落されてしまい、かなりへこんでしまいました(笑)。

それでまた日本に戻って仕事となりましたが、シリコンバレーに戻りたいという気持ちが出てきて、雑誌の求人広告でシリコンバレーの会社があったので応募してみました。この会社は日本人が多い会社で、上層部の人々が来日するということがあったので、日本での面接になり、結局ここに転職することが決まりました。そして 99 年の 10 月あたりにまたシリコンバレーに戻りました。

トニー 今回のインターネットバブルが絶好調の頃ですよ？

吉田 そうです。しかし今度はすごいショックでした。家賃は 2 倍以上になっていたし、どの道路も車で渋滞が多く、乱暴に運転する人が増え……もっともショックだったのはエンジニアの質が落ちたような気がしたことです。

トニー そうですよ、私も家賃とか生活面での変化には非常に驚きました。では、そのエンジニアの質について具体的に説明していただませんか？

吉田 たとえばコントラクタ(個人または請負設計会社から



吉田 穰氏

のエンジニア)のことでしょうか.....日本人のエンジニアに混じって多くの中国人系やインド人系のエンジニアが働いていました。大量に仕事を抱えていたので、社内のエンジニアだけでは足りないことが多く外部からコントラクタを使っていました。

VLSIでもコントラクタを使っていたので一緒に仕事することがあったのですが、以前の記憶ですと、コンストラクタという、しっかり仕事をしてくれる頼もしいエンジニア.....職人肌系のエンジニアですよ、そういうイメージがありました。

それが、インターネットバブルの頃だと、ろくに仕事をしないのに\$250近い時給が支払われていました。小遣い稼ぎでやっているというタイプがほとんどでした。まあ、たまたま雇ったコントラクタがそうだったのかもしれませんが、昔のタイプのひとと遭遇することはありませんでした。笑ってしまったのがツールの使い方を知らないということで、ツールの勉強をして、そのまま何もしないで辞めてしまう人がいたことです。

トニー 私もコントラクタという「必殺仕事人」みたいなイメージで、本当に困ったときに助けてもらう、プロ中のプロのエンジニアという印象があります。だから社内でも難しいアナログやRFの部分をやってもらうこととかが多かったです。しかし、お話だと本当にひどいですよね。

吉田 まあ、質の悪いコントラクタももちろん問題なのですが、雇うほうも問題ですよ。この会社では、やはりいくらシリコンバレーといえども、レベルの低いエンジニアやマネージャもいるということを再認識しました。エンジニアやマネージャの数が多いので、レベルのすごく高い人もいれば低い人もいるということです。

☆ 英会話はやはり難しい?!

トニー 現在勤めている会社は、通信とかの関連でかなり特別なデバイスをやってますよね?

吉田 動作スピードも速く、2.5GHzで動くI/Oをもっている、こういうところに惹かれて入社しました。最近多いタイプの会社で、ファブレスで台湾の半導体ファブに実際のチップの製造をしてもらいますが、そのほかはわれわれの会社ですべて用意します。ディジアナのエキスパートも社内に抱えています。入社したきっかけは、また以前の上司でした。今回はシリコンバレーの仕事でだいぶ英会話も上達したので.....

トニー 日本人が多い会社ではなかったのですか?

吉田 そうですが、会議などはほかのエンジニアがわかるように英語でした。まあ、まだまだ得意ではありませんが、英会話学校に行く余裕もありません。現在の会社ではたまにスピーカホンなどで会議があるのですが、これは冷や汗物です。メールなど、書き物になると問題ないのですが.....。まあ、ほかの外国人も多いので、わからないならわからないなりに皆意味を理解しようとしてくれるし、うまい具合に解釈してもらっているのだからありがたいです。たまに、びっくりするほど私の言いたいことをちゃんと理解してくれることがあります。

☆ レイオフを経験する

トニー テロ後に一気にバブルが弾けた状態ですが、レイオフ

はありましたか?

吉田 ありました。やはりテロ後に受注していた発注がキャンセルを繰り返して、コストカット分を会社側がすることになり、それで人員削減が行われました。ちょうど11月頃に私は担当



トニー・チン氏

していた設計のテープアウト間近で仕事をしていました。それどころではなかったので、社内発表を聞いても、「こんなに忙しい時期なのにレイオフなんかバカバカしい、やれるもんならやってみろ!」とイライラしたぐらいでした。結局、11月の半ばに数人の上司に呼ばれたのですが、じつは呼ばれたのは残る人達でした。110名の中から20名強ぐらいがレイオフの対象になりました。私の設計グループでレイオフの対象になる人のコンピュータのアカウントが、すでにブロックされていてサボタージュができないようになっていたということも聞かされました。

トニー レイオフされる人のリストを聞いてどうでした?

吉田 まあ、とくに驚きませんでした。妥当な線でした。でも疑問に残った人もいました。会社側からは、すでにプロジェクトで仕事がほぼ終わっている人から優先して切ったと聞かされたのですが、なんとなくインド系のエンジニアがたくさん残っているような気もしました。偶然かもしれませんが、経営陣がインド系だからなのかと勘ぐったりもしました。もっとあまり仕事ができない人を切れば良いのにとも思ったのですが.....

トニー 仕事には何か影響がありましたか?

吉田 もうパニック状態でした。サボタージュのほうに気が行ってたのか、まったく引き継ぎがありませんでした。テープアウトの直前で、検証系の仕事が多かったのですが、その人達が大量に辞めたので誰もいない状態でした。また引き継ぎがなかったので、どれが何かわからない!という状態でしたね。結局は辞めた人のディレクトリなどを調べてなんとかしましたが、テープアウトは1か月遅れ。ほぼ毎日徹夜状態が長く続きました。

☆ 頑張れ日本のエンジニア!

トニー まだまだ景気が回復しませんが.....今後は?

吉田 仕事内容が面白いのががんばる予定ですが、最近はまだまだ日本のエンジニアや会社も競争力があると感じています。日本のハードウェアのエンジニアの、細かい作業が得意なところや責任をもって仕事をする姿勢などはまだまだ競争力があると思います。ですから日本に戻って仕事もしてみたいと思っています。たとえば私の会社のような通信の分野で、日本の会社あまり活躍していないのが少し寂しいですから.....

対談を終えて:

多くの日本からのエンジニアと話す機会がある。今回の対談では、シリコンバレーがなにか非常に良い環境であるというイメージからもっと踏み込んでいたと感じた。吉田氏はシリコンバレーの良いことも悪いことも冷静にとらえており、非常にフランクで興味深い対談だった。

トニー・チン htchin@attglobal.net WinHawk Consulting


HARD WARE

●組み込み向けマイコン

SH7300

- ・高速データ通信をベースとした次世代携帯電話のアプリケーションである TV 電話などの動画像や音声処理を高速に実行する、SH-3 DSP コアの CPU。
- ・MPEG-4 の処理を高速に行えるエンコード/デコード処理用のハードウェアアクセラレータを搭載。ハードウェア処理により低消費電力化を図り、CPU の負荷を 1/5 に軽減することで、MPEG-4 の処理性能を 2 倍以上に向上。
- ・SXGA サイズのカメラを直接接続できるインターフェースを内蔵。高精細カメラの大容量画像データを高速に取り込むことができるため、画像処理の高速化を実現。電子ズーム表示など高精細カメラ画像による多彩な表示が可能であり、TV 電話などでスムーズで快適な表示を実現可能。

■ (株) 日立製作所
価格: ¥3,000 (10,000 個時)
TEL: 03-5201-5234




●車載向け16ビットマイコン

H8S/2282F

- ・スピードメータ、タコメータ、燃料計、水温計の4ゲージを駆動するステッピングモータを直接接続可能なドライバ内蔵モータコントロール PWM タイマを搭載。
- ・走行距離を表示するための液晶表示を 28 セグメント×4 コモンまで直接駆動可能。
- ・Bosch CAN Ver2.0B active 規格に準拠した HCAN を内蔵。CAN インターフェースのデータバッファは 16 メッセージが格納可能で、最大通信速度 1Mbps を実現。
- ・低消費電力モードからの復帰用に、CAN のバス動作でマイコンを起動するウェイクアップ機能を内蔵。
- ・100 ピン QFP の小ピンコンパクトパッケージを実現。

■ (株) 日立製作所
サンプル価格: ¥1,700
TEL: 03-5201-5212



●1チップマイコン

V850ES/SG2
V850ES/SJ2

- ・V850ES/SG2 は 100 ピン、V850ES/SJ2 は 144 ピン品。
- ・V850ES コアを搭載し、20MHz もしくは 32MHz 動作が可能。
- ・従来品と比較して約 25% の低消費電力化を実現。
- ・640K バイトの ROM および 48K バイトの RAM の大容量メモリを搭載。
- ・デジタル処理に適する 3V 単一電源と、従来のオーディオ機器用に普及していた 5V 系デバイスからの入力も可能な I/O を提供することで、5V 電源と 3V 電源が混在するシステムにも対応。

■ 日本電気 (株)
サンプル価格: V850ES/SG2 ¥2,500 ~ ¥2,700
V850ES/SJ2 ¥3,000 ~ ¥3,400
TEL: 044-435-9494 FAX: 044-435-9608
E-mail: info@lsi.nec.co.jp




●デジタルテレビ用チップセット

LC74152B/LC74186E

- ・LC74152B はオーディオ/ビデオデコーダ LSI で、トランスポートストリーム、デマルチプレクサと MULTI2 方式デスクランブラ、OSD コントローラ、ビデオスケラなど、CPU 以外のデジタル TV の受信に必要な機能を内蔵している。
- ・ビデオデコーダ部は BS デジタル放送をはじめとする、さまざまなデジタル放送の映像フォーマットに対応し、SDTV 解像度でデコード出力を行う。
- ・オーディオデコーダは MPEG-ACC や MPEG-BC の音声符号化方式に対応している。
- ・LC74186E は PowerPC コアのデジタル TV システムコントロール用マイコン。

■ 三洋電機 (株)
サンプル価格: ¥8,000 (LC74152B)
¥4,500 (LC74186E)
TEL: 03-3837-6345 FAX: 03-3837-6378



●1チップマイコン

SH7058F

- ・最高動作周波数は従来品の 2 倍である 80 MHz で、104MIPS の処理性能を実現した、SH-2 コアの CPU。
- ・1M バイト大容量フラッシュメモリは、80 MHz での 1 サイクルアクセス動作が可能。
- ・-40℃ ~ 125℃ の広い温度範囲において動作し、エンジン近傍への制御機器の設置など、厳しい使用環境に対応可能。
- ・フラッシュメモリへの書き込み/消去プログラムを内蔵。
- ・フラッシュメモリのモードとして、ユーザーブートモードを追加。機器の電源投入後のブート動作プログラムを書き込むことが可能。
- ・発振停止検出機能を追加することで、イネーブル時には LSI の発振停止や異常を検出時に自動的に自己発振を開始。

■ (株) 日立製作所
価格: ¥6,000 (1,000 個時)
TEL: 03-5201-5218



●デジタルAV機器向けCODEC LSI

MB86392/MB86394

- ・MPEG-2 準拠のデジタル AV 機器向け CODEC LSI。
- ・ファームウェアダウンロード方式を採用しており、対応するファームウェアを変更することで、MPEG-1/2 のほかに、MPEG-4 や MPEG-ACC、MP3 などのさまざまなオーディオフォーマットへの対応が可能。
- ・MB86392 は、音声、画像対応メモリ搭載型 MPEG-2AV CODEC LSI で、64M ビットの FCRAM を SiP 技術により同一パッケージ内に搭載。携帯 AV 機器向けにサイズ 16 × 16mm の省スペース、標準 800mW の低消費電力を実現。
- ・MB86394 は、外付けメモリを最大 512M ビットまで拡張することができるため汎用性が高い。

■ 富士通 (株)
サンプル価格: ¥6,000 (MB86392)
¥4,000 (MB86394)
TEL: 042-532-2135
E-mail: edevice@fujitsu.com

HARD WARE

●OFDM復調LSI

μPD61530


- ・国内地上波デジタル放送規格に準拠したOFDM復調回路、誤り訂正回路など地上波デジタル放送受信機に必要な機能を1チップ上に集積したLSI。
- ・独自の回路アルゴリズムの開発により、世界最小の40mWという低消費電力化を実現。
- ・チップサイズ9×9mmを実現。
- ・電源電圧使用範囲が2.7～3.6Vと広範囲で、基準クロック周波数の選択範囲が2.2MHz～4.6MHzの任意の周波数に対応。
- ・トランスポートストリーム出力は、パラレル/シリアル選択が可能。

■ 日本電気 (株)

サンプル価格: ¥3,000

TEL: 044-435-9494 FAX: 044-435-9608

E-mail: info@lsi.nec.co.jp



●デジタルパワーアンプ用ドライバLSI


M61556FP/M61558FP

- ・AVアンプ、DVDレシーバ、TVなどのオーディオアンプをフルデジタル化するデジタルパワーアンプ用ドライバLSI。
- ・M61556FPは100W×1チャンネル出力のブリッドドライバLSI、M61558FPは30W×1チャンネル出力のパワードドライバLSI。
- ・M61556FPは、NチャンネルMOS FETと組み合わせることで、1チャンネルあたり100W(8Ω)の高出力を実現。中高級AVアンプに適する。デッドタイム調整回路、ブートストラップ用ダイオード、減電圧検出回路、クロックロス検出回路、温度検出プロテクタ用コンパレータなどの回路および素子を内蔵しているため、周辺回路を削減したコンパクトな設計が可能。

■ 三菱電機 (株)

サンプル価格: ¥600

TEL: 03-3218-9450



●ファーストサーチ監視コプロセッサ

Vichara81000

- ・ネットワーク機器で必要となるパケット操作の検索関連の機能を高速化するコプロセッサ。
- ・ASICとNPUによる検索命令シーケンスと関連パケットデータの負担を全範囲で軽減し、レイヤ3～7までのマルチ検索を管理するパケットコプロセッサ。
- ・266MHzで動作し、複数の検索インデックスのサイプレスネットワークサーチエンジンと関連データのNoBL SRAMをあわせて使うことで検索操作を管理する。
- ・最大四つのパケットプロセッサについてパラレルで複数のコンテキストをインターリーブおよび実行することで、四つそれぞれのポートで最大64のコンテキストをサポートする。
- ・Intel、AMCCおよびIBMのNPUを含むLA-1準拠NPUは、コプロセッサによる検索負荷の軽減によりLA-1パスへの変換が高効率で行われる。

■ 日本サイプレス (株)

サンプル価格: ¥31,250 (1,000個時)

TEL: 03-5371-1921 FAX: 03-5371-1955



●LCDコントロールLSI


S1D13710/S1D13712

- ・従来のLCDコントロール機能に加え、ハードウェアJPEG回路、カメラインターフェース、メインとサブの2LCDインターフェースを内蔵。
- ・画像表示や写真データ処理などの大きな負荷を受け持ち、高速処理を行うことが可能。
- ・ベースバンドCPUの負荷を大幅に軽減することが可能。
- ・アプリケーションプロセッサを採用する場合と比較しても、LCDコントローラはハードウェアで構成されているため、同じ動作周波数でも高速応答、低消費電力化を実現可能。
- ・S1D13710は16ビット80系CPUインターフェースのみ、S1D13712は加えて68系CPUインターフェースをもつ。

■ セイコーエプソン (株)

サンプル価格: ¥1,200

TEL: 042-587-5816



●オンチップシステムソリューション

CC1010

- ・ノルウェーのChipconAS社が開発した、オンチップシステムシングルチップRFトランシーバIC。
- ・300MHz～1000MHz周波数範囲での使用を可能にしたCMOS CC1000と業界標準8051マイクロコントローラコアを統合。
- ・独自のSmartRF02テクノロジーをベースにCMOS 0.35μmプロセスで開発。
- ・32Kバイトインシステムプログラム可能フラッシュ、ハードウェアDES暗号化/暗号解読および3チャンネル10ビットA-Dコンバータ機能をもつ8051対応マイクロコントローラ内蔵。
- ・315、433、868および915MHzのISM/ SRDバンドのFSKシステムにデザイン。

■ テクセル (株)

サンプル価格: ¥740 (5,000個時)

TEL: 03-5467-9273

E-mail:

chipcon@teksel.co.jp

URL:

http://www.teksel.com/



●デジタルオーディオレシーバ

CS8416

- ・CS8416は、最大192kHzのサンプルレートでデジタルオーディオデータを受信/復号化し、低ジッタのクロックリカバリメカニズムを利用して、入力したオーディオストリームからクリーンなクロック信号に復元、8:2の入力マルチプレクサにより8種のデジタルオーディオソースの入力が可能。
- ・マルチプレクサの第2出力は、SPDIFパススルー機能を提供するためシステムの柔軟性が向上。圧縮されたオーディオ入カストリームの自動検出とCD-Qサブコードの復号機能を備えており、3本の汎用出力ピンのいずれかを選択して信号を出力することが可能。

■ シーラス・ロジック (株)

価格: CS8416 \$2.56 (10,000個時)

TEL: 03-5226-7378 FAX: 03-5226-7677



HARDWARE

●フラッシュメモリ用コントローラ

GBDriver RA2/
GBDriver SA3

- ・NAND型フラッシュメモリの制御用コントローラ。
- ・GBDriver RA2は、フラッシュメモリ書き込み時のピーク電流を低く抑え(30mA、待機時200 μ A)ながら、各種のシステム、ユーザーデータ格納に十分な高速書き込み性能(1.5Mバイト/s)を実現。256Mバイトのフラッシュメモリを最大8個まで制御可能。ホストインターフェースは、PCMCIA ATA、コンパクトフラッシュおよびIDEインターフェースをサポート。
- ・GBDriver SA3は、SmartMediaを応用した各種システムに使用可能なIDEインターフェースおよびコンパクトフラッシュ、PCMCIA ATAインターフェース内蔵のフラッシュメモリコントローラ。256MバイトまでのSmartMedia規格に対応する。

■ TDK (株)

サンプル価格: ¥1,000 (10,000個時)
TEL : 03-5201-7102



●PC インターフェース LSI

R5C592/R5C593

- ・PCカード、IEEE1394、小型フラッシュメモリカードの3種類のインターフェース機能を1チップに集積化したPCインターフェースLSI。
- ・R5C592は、PCカードインターフェースを2スロット、IEEE1394インターフェースを2ポート、小型フラッシュメモリカードのインターフェースを2スロット(メモリスティック、SDカードに対応)装備。PCに搭載することで、メモリスティックとSDメモリカードを同時に使用して、一方から他方に直接データコピーすることが可能。

■ (株) リコー

サンプル価格: R5C592 ¥3,000
R5C593 ¥2,500
TEL : 045-477-1703
E-mail : lsi-support@ricoh.co.jp
URL : <http://www.ricoh.co.jp/>




●プログラマブルゲインアンプ

LTC6910-1

- ・3ビット制御入力を使用して、0, 1, 2, 5, 10, 20, 50, 100V/Vの反転利得をデジタルで選択可能。
- ・8ピンSOT-23パッケージで供給され、サイズは9mm²。
- ・11MHzの利得帯域幅、9nV/ $\sqrt{\text{Hz}}$ の入力基準ノイズ電圧密度、0.003%の低ひずみ特徴。
- ・レールトゥレール入力範囲、レールトゥレール出力振幅。
- ・合計2.7V~10Vの単一または両電源で動作し、コマーシャル温度範囲とインダストリアル温度範囲の動作で完全に規格化。
- ・ダイナミックレンジは119dB。

■ リニアテクノロジー (株)

サンプル価格: ¥108 ~ (100,000個時)
TEL : 03-5226-7291 FAX : 03-5226-0268




●NOR型フラッシュメモリ

 μ PD29F256115
 μ PD29F256415

- ・0.15 μ mの微細プロセスや回路配置の工夫などにより、容量256MビットのNOR型フラッシュメモリを実現。
- ・メモリセル部の面積を通常の1/2にしたことにより、単位チップ面積あたりのメモリ容量を増やし、低コスト化を実現。
- ・読み出し回路などの工夫により、従来品64Mビットフラッシュメモリと同等の85nsという高速アクセスを実現。
- ・ページ内のデータを高速に出力するページアクセス機能を設けており、25nsという高速なページアクセス速度を実現。

■ 日本電気 (株)

サンプル価格: ¥5,000
TEL : 044-435-9494 FAX : 044-435-9608
E-mail : info@lsi.nec.co.jp



●DC-DC コンバータ

LM2608/LM2614/LM2618
LM2788/LM2798

- ・LM2608, LM2614, LM2618はスイッチングレギュレータタイプのDC-DCコンバータ。最大95%の高効率と $\pm 2\%$ の出力電圧精度で、RFやデジタルベースバンドアプリケーションの電源回路向けに高精度ソリューションを提供。
- ・出力電流が最大400mAに設定されているため、携帯電話や汎用プロセッサなどのアプリケーションに適する。
- ・出力電圧1.8V, 1.5V, 1.3V, 1.05Vでピン選択が可能で、出力電圧設定用に外付け抵抗の必要がない。プロセッサなどが低周波数動作モード時の消費電力削減のため、動作電圧のダイナミックな調整も可能。
- ・LM2788とLM2798は、外付けのインダクタを必要としない最小のステップダウンコンバータ。2.8V~5.5Vの入力電圧から最大出力電流120mAの低電圧を生成。

■ ナショナル セミコンダクター ジャパン (株)

価格: LM2608/LM2614/LM2618 ¥144 (1,000個時)
LM2788 ¥107 (1,000個時)
LM2798 ¥119 (1,000個時)
URL : <http://power.national.com/jpn/>


●表面波デュプレクサ

SAYHS836MAA0T00

- ・CDMA800/TDMA800/E-AMPS 端末対応の小型表面波デュプレクサ。
- ・新規パッケージの表面波フィルタの採用、小形マッチング素子の搭載により、従来品と比較して面積比で約71%の5.0 \times 5.0 \times 1.85mmのサイズ、約115mgの重量を実現。
- ・耐電力は従来品と同等の1.2W/50000時間を保証。
- ・減衰特性が優れているため、アンテナとパワーアンプ間の高調波抑圧用ローパスフィルタが不要となり、部品点数の削減にもつながる。
- ・受信側フィルタでも、挿入損失、送信側から受信側へのアイソレーション特性において従来品より向上。

■ (株) 村田製作所

価格: 下記へ問い合わせ
TEL : 03-5469-6138



HARD WARE

●リチウムイオン電池保護用 IC


S-8254 シリーズ

- ・ノートパソコンなどの携帯情報機器の電池パックに適する小型、高精度の3～4セル直列用リチウムイオン電池保護用IC。
- ・センス抵抗を用いた高精度な過電流検出を実現。
- ・SEL端子により3セル直列/4セル直列用の切り替えが可能。
- ・低消費電流は最大40 μ Aを実現。
- ・パッケージは、16ピンTSSOP(5.1×6.4×1.1mm)で提供。

■セイコーインスツルメンツ(株)

サンプル価格: ¥150

TEL: 043-211-1193



●半導体ディスク装置

PC-SDD V シリーズ

- ・フラッシュメモリを使用したIDE接続タイプの記憶装置。
- ・大容量2Gバイトモデルをラインナップすることで、Windows2000/NT/98SE/98/95、LinuxなどのOSをプラットフォームとするハードディスクレスのパソコンシステムの構築が可能。
- ・ハードディスクのような回転、可動部を持たないため、厳しい耐環境性が必要な用途に適する。
- ・モータの回転音やシークなどのアクセス音がないため、録音スタジオなど静粛性を要求される用途に適する。

■(株)コンテック

価格: ¥17,000～¥250,000(IDE 2.5インチタイプ)

¥20,000～¥253,000(IDE 3.5インチタイプ)

TEL: 03-5628-9286 FAX: 03-5628-9344

E-mail: tsc@contec.co.jp



●TFT液晶パネル

Dream III

- ・高温ポリシリコンTFT液晶パネル。
- ・0.7型、0.9型の2機種のワイドタイプの液晶パネルを製品化。
- ・独自のプロセスルールを採用し、より明るく高精細で色再現性に優れた映像を実現。
- ・リニアプロジェクト用途としても使用が可能。
- ・プロジェクトの軽量化、低消費電力化、低コスト化を実現するコストパフォーマンスに優れたデバイス。

■セイコーエプソン(株)

価格: 下記へ問い合わせ

TEL: 03-3340-2637

URL:

<http://www.epsondevice.com/>

●遠隔情報収集装置

DTU


- ・伝送データの品質を補償する機能を搭載したDoPa対応汎用通信アダプタ。
- ・TCP/IPプロトコル変換機能、パケット通信機能、データロギング機能をあわせもつ。
- ・コンパクトフラッシュのスロットを装備し、CPUの搭載、OSにLinuxを採用するなど、汎用性の高い装置として利用可能。
- ・MobileArkとDoPa対応無線モジュールのどちらでも利用可能。
- ・ユーザーニーズに合わせたカスタマイズが容易。
- ・停電検出時のデータ保存と停電の通知。
- ・遠隔からのプログラムやデータのダウンロードが可能。

■NTTアイティ(株)

価格: ¥100,000

TEL: 03-3667-8151 FAX: 03-3667-8225

E-mail: dtu@fis.ntt-it.co.jp



●半導体光変調器

半導体光変調器/半導体
光変調器モジュール


- ・独自の非対称量子井戸構造を用いることで、高い許容入力光強度と低波長チャープングを実現。
- ・40Gbps信号の伝送距離を既存の通常分散ファイバ伝送路で2km以上、光増幅器のない分散補償ファイバ伝送路で40km以上まで拡大可能。
- ・基幹系ネットワークでは、光増幅器を挿入して光ファイバ内の光強度の減衰を補償することで、さらに伝送距離を拡大することができる。
- ・光変調器に半導体を用いることで、チップサイズを0.3mm角にまで縮小でき、大量生産を可能にしている。

■三菱電機(株)

サンプル価格: ¥200,000(半導体光変調器)

¥800,000(半導体光変調器モジュール)

TEL: 0467-41-5207



●ステート/タイミング解析モジュール


16753A/16754A
16755A/16756A

- ・同社のロジックアナライザ、16700シリーズに搭載して使用するステート/タイミング解析モジュール。
- ・最大600Mbpsまでの高速信号に対応した解析が可能。
- ・高速タイミング解析モードであるTiming Zoom機能が4GHz、64kサンプルに向上している。
- ・標準のタイミング解析とステート解析の速度を、従来の汎用モジュールを使った場合と比較して、1.5倍高速化。
- ・EyeScan機能を搭載することで、高速信号で問題となるシグナルインテグリティの問題を多数チャンネルでも短時間でアイパターン解析できるようになる。
- ・従来と比較して被測定回路への負荷や周波数特性において同等の性能を備えながら、信頼性と操作性を向上。

■アジレント・テクノロジー(株)

価格: ¥2,757,000

TEL: 0120-421-345



HARDWARE

●4チャンネル拡張PCカード

COM-4(CB)H

- PC Card Standard 標準 CardBus 対応の PC カード。
- パソコンに挿入することで、4チャンネルの RS-232-C シリアル通信ポートを拡張することができる。
- データバス幅 32 ビット、最大転送速度 132M バイト/s の高速バスである CardBus をパソコンとのインターフェースに採用したことで、パソコンのパフォーマンスを十分に引き出した多チャンネル、高速通信レートアプリケーションを構築できる。
- 最高 921,600bps の高速通信に対応。
- 各チャンネルのボーレートは、ソフトウェアによって個別に設定可能。

■(株)コンテック

価格: ¥34,800

TEL: 03-5628-9286 FAX: 03-5628-9344

E-mail: tsc@contec.co.jp



●CPU ボード

CerfBoardXS

- XScale-400MHz を搭載した CPU ボード。
- サーフボックスは、小型 (27 × 108 × 85 mm) ボックスに Windows CE .NET または Linux2.4.x をバンドルし、ネットワーク端末用に最適化されたデバイス。
- インターフェースとして、Ethernet, USB, シリアルポートなどを搭載。
- 遠隔で組み込みデバイスの環境設定や自動化を実現させることのできる製品。


■旭テクネイオン(株)

価格: 下記へ問い合わせ

TEL: 03-5363-8941 FAX: 03-5361-8165

E-mail: i-sales@asahi-techneion.co.jp

URL: http://www.asahi-techneion.co.jp/system/



●ネットワークアナライザ


E8361A

- 一体型のネットワークアナライザとして 67GHz の上限周波数を実現。代表値としては 70GHz までの測定も可能。
- 信号源、受信部、コネクタを全体に改良することで、測定性能を犠牲にすることなく測定周波数上限を 70GHz、また下限周波数を 10MHz からに拡張。
- 67GHz 時でも 93dB 以上という広いダイナミックレンジを実現。また、67GHz 時でも 0.0006dB という低いトレースノイズを実現。
- 従来測定不可能であったフィルタの減衰領域の特性を把握できる。
- 1 点の測定あたり 26μs という高速測定を実現。
- 24.2 × 42.5 × 47.2cm の小型化を実現。

■アジレント・テクノロジー(株)

価格: ¥17,400,000 ~

TEL: 0120-421-345



●EMI 簡易測定装置

Common-EMI
FC-1000

- 開発段階におけるプリント基板やユニット製品の EMI 測定評価、ノイズ対策の効果確認といった分野で活用することが可能。
- EMI 簡易測定器として、電波暗室測定と同レベルの性質を有する。
- 電波暗室のうち比較的普及している 3m 型の設備投資と比較して、導入コストを 1/10 に低減。
- 卓上型のため、身近に置くことで測定にかかる工程を大幅に短縮することが可能。
- 直接プリント基板に発生するCOMMONモード電圧を測定するため、余計な放射ノイズの影響を受けにくく、ノイズデータの再現性が良好となり、測定時間も大幅に短縮可能。
- プリアンプと組み合わせて使用することで、バックグラウンドノイズが低い、低ノイズフロアレベルとなる。

■富士ゼロックス(株)

価格: ¥1,300,000

TEL: 046-238-6182

●USB 型 PHS 端末

AH-F401U

- 128kbps の高速パケット通信を実現した AirH 対応の PHS データ通信専用端末。
- USB 端子接続タイプを採用したことで、本体接続時にパソコンを再起動する必要がない。パソコンの種別を問わず本体への接続が可能。カード型周辺機器の同時使用可能などの特徴がある。
- フレキシブルコネクタと 2 軸可動設計により、パソコン側 USB 端子の位置を選ばない。
- DDI ポケットが提供する 128k パケット方式、32k パケット方式、フレックスチェンジ方式、32kPIAFS/64kPIAFS ベストエフォート方式の各種通信方式に対応。
- 小型アンテナを内蔵。
- LED を 2 個搭載し、モード表示 2 色、電波強度 2 色で通信状態を画面で確認可能。
- パソコンに接続すると同時にユーティリティソフトが起動し、通信/非通信中にかかわらず、電波強度がパソコン画面で確認可能。

■富士通(株)

価格: 下記へ問い合わせ

TEL: 03-3216-8015

E-mail: mobilephone@pc.fujitsu.com

URL: http://www.fmworld.net/

●GPS 受信 IC

PointChanger SE4100

- カナダのサイジ・セミコンダクタ社が開発したカーナビ/携帯ナビゲーション装置用の GPS 受信 IC。
- IF フィルタ、VCO、タンク回路、LAN を 4 × 4mm の小型パッケージに集積。
- 電源電圧 2.7V からの消費電流が 10mA。
- ローカル送信機による RF 過負荷からのクイックリカバリを実現。
- 内蔵 LAN は、標準 1.3dB の低雑音指数を実現する利得切り替えが可能。
- デジタル出力は 4.092MHz で、業界標準の GPS ベースバンドソリューションに適する。
- 多数の主要ベースバンド回路と組み合わせることで、連続動作時のシステム全体の消費電力量は 120mW 以下。

■コーンズ・アンド・カンパニー・リミテッド

価格: 下記へ問い合わせ

TEL: 03-5730-1640 FAX: 03-5730-1623

E-mail: e-device@tky.cornes.co.jp

URL: http://www.cornes.co.jp/

SOFTWARE

●ソフトウェア開発支援ツール

TestRealTime v2002 Release 2

PurifyPlus RealTime v2002 Release 2

PurifyPlus for Linux v2002 Release 2

- ・Rational TestRealTimeは、ネイティブ、組み込み、リアルタイムシステム開発者向けのテストソリューション。C/C++/Ada言語用デバッグ機能を拡張し、デバッグ、テスト、コードの修正を短期間で行うことが可能。
- ・新たにJava2がテスト対象言語として追加され、メモリ、パフォーマンスポトルネットワーク、スレッドプロファイリング、コードカバレッジ測定およびランタイムトレースなどの解析機能をJavaプラットフォーム上で直接実行することが可能。テスト結果を評価するためのレポートインターフェースも提供。
- ・Rational PurifyPlus RealTimeは、クロス開発環境におけるメモリ、パフォーマンス、スレッドのプロファイリングやコードカバレッジ測定、UML、ランタイムトレースなどのランタイム解析を行うことができる。

■ 日本ラショナルソフトウェア(株)

価格: Rational TestRealTime v2002 Release 2
¥924,000

Rational PurifyPlus RealTime ¥420,000

Rational PurifyPlus for Linux v2002

Release 2 ¥336,000

TEL: 03-5642-9160

●XMLソリューションパック

Knowledge Publisher Knowledge Publisher Lite

- ・Wordを基盤とした独自開発の入力支援ツールにより、XMLドキュメントをより簡単に作成する機能を搭載。
- ・通常のWord操作と同様の入力操作と、ダイアログ表示によるスタイル設定でドキュメントの作成が可能。
- ・既存のWord文書を取り込む機能により、既存文書の効率的なXML化が可能。
- ・目次の自動生成と目次と本文のリンクが可能で、本文を項目別、文節別、章別に自動的に区分けし、見やすい単位で表示、改定情報を画面上で差分表示、利用者への情報通知などの加工を、作成されたXMLドキュメントのタグを活用して自動的に行う。
- ・データベース管理された情報から、高速検索エンジンにより、テキスト全文検索、カテゴリ検索、XML検索(オプション)などの検索機能を提供。

■ (株)富士通ラーニングメディア

価格: Knowledge Publisher Windows版 ¥5,000,000

Knowledge Publisher Solaris版 ¥7,000,000

Knowledge Publisher Lite Windows版
¥1,000,000

TEL: 03-3730-3109

E-mail: sales@flm.co.jp

URL: http://www.flm.fujitsu.com/

●FPGA検証ソフトウェア

ChipScope Pro

- ・ザイリンクスとアジレント・テクノロジーが開発した、ザイリンクスのFPGAのインサーキットデザインを支援するソリューション。
- ・アジレントトレースコア、およびアジレントFPGAトレースポートアナライザを単一のソリューションにまとめ、R&Dデザインエンジニアがインサーキットデザインのデバッグ時間を短縮し、開発コストを低減し、ザイリンクスFPGA製品の市場投入スピードを短縮できる。
- ・ザイリンクスISE5.1iに直接組み込むことが可能なオプションソフトウェアツール。
- ・トレースストレージを備えたケーブルLAN方式のアジレントFPGAトレースポートアナライザは、FPGAの内部コンフィギュレーションに高性能なアクセス手段を提供する。

■ ザイリンクス(株)

アジレント・テクノロジー(株)

価格: \$695

TEL: 0120-421-345

●組み込みネットワークプラットフォーム

NET+OS 5.0


- ・Ethernetやインターネット接続が可能な組み込みネットワーク機器に、Webによるリモート管理、モニタリング、ネットワーク上での各種コントロール機能を実現。
- ・リアルタイムOSや、TCP/IPやUDP、HTTP、FTP、SNMPなどEthernet、インターネット管理システムの開発に必要なネットワークソフトウェアを含んだ組み込みネットワークソフトウェアパッケージ。
- ・SNMPv1/2、SNMP MIBコンパイラとソースコードジェネレータを搭載。
- ・複数のリソース(HTTPやSNMPなどのプロトコル)が共通のデータにアクセスできる。

■ ネットシリコン ジャパン(株)

価格: 下記に問い合わせ

TEL: 03-5428-0261 FAX: 03-5428-0262

URL: http://www.netsilicon.co.jp/



●SoCモデリング動作検証ツール


MaxSim/MaxCore

- ・C言語でマルチプロセッサシステムレベルの疑似プロトタイプを生成でき、動作検証を行うEDAツール。
- ・MaxSimは、SoCのシミュレーションモデル生成と動作検証を行うためのツール。プロセッサやDSPが混在したマルチプロセッサ構成のSoCをサイクルアキュレート、またはビットアキュレートで高速に実行可能。シミュレーションモデルとしてはARM、MIPS、DSPGなどのプロセッサ、AMBAバス、DSP、メモリ、および周辺回路など基本的な部品がライブラリ化されている。
- ・MaxCoreは、CPU、RISC、VLIWなどのプロセッサタイプアーキテクチャのシミュレーションモデルを生成するツール。

■ 丸文(株)

価格: ¥7,800,000 ~

TEL: 03-3639-5301 FAX: 03-3639-2358



●技術計算システム

Mathematica 4.2 日本語版

- ・J/Link2.0と組み込みのJava RuntimeエンジンによるJavaとの透過的な統合を実現。
- ・XMLの拡張によりノートブックと式がXMLとして保存可能。
- ・シンボリックXML操作のための新パッケージであるXMLツールを搭載。
- ・スタイルシートを含む、XHTMLエキスポートをサポート。
- ・拡張されたMathML2.0をサポート。
- ・線形計画法と最適化を改良。
- ・新パッケージANOVAを含む、統計機能を改善。
- ・新たな組み合わせ論とグラフ理論のためのパッケージ「Combinatorica」を搭載。
- ・技術出版のための新パッケージ「Author Tools」を搭載。
- ・プレゼンテーションのためのスライドショースタイル環境をサポート。
- ・FITSとSDTSを含むインポート/エクスポート形式をサポート。

■ ウルフラムリサーチアジアリミティッド社

価格: ¥358,000

TEL: 03-3518-2880 FAX: 03-3518-2877

IPパッケージの隙間から

悪徳商法、なぜなくなるしない？

祐安重夫

51

悪徳商法については、常日頃からチェックを怠らないようにしている。怪しげな電話には相手の正体が確認できるまで重要な情報を提供しないし、玄関のドアにはセールスと勧誘お断りの表示をしている。テレビのニュースなどでも、悪徳商法についての報道は今までもあったし、最近ではとくに多くなっている。こんな時代に、どういう人間が悪徳商法に引っかかるのかと思っていたら、何と見事に引っかかった例が身近に出現した。

引っかかったのは母の会社で、いくつもの盲点をついたものだった。手口は、

<http://www.makani.to/akutoku/bbs/qa/>

[pslg30950.html](http://www.makani.to/akutoku/bbs/qa/pslg30950.html)

の内容そのものである。手口どころか、相手の会社名まで同じだった。

最初は電話がかかってきて、電話機の型番を教えてくださいといってきたというのだが、その際にNTTであるかのように装う表現を使ったらしい。じつはこの会社から、筆者のところにも電話がかかってきたことがあるが、そのときもNTTであるかのような曖昧な表現をしたので、本当にNTTかどうか確認したところ、NTTの代理店だと回答してきた。本当にNTTの代理店かどうかは確認していないが、代理店どころかNTTに対してさえ、電話機の型番を知らせる理由はない。

また、現在販売されている電話機はすべてデジタルだとか、アナログ電話機は今後使用できなくなるとか、とんでもない嘘を並べたようだ。結局、アナログ回線にデジタル電話機をつなぐためのインターフェースと、デジタルビジネスフォンを3台というとんでもない代物のリース契約(7年で総額90万程度)を、今までのNTTの電話機のリース料とほぼ同額と称して契約させられた。

もちろん、アナログ電話機はいまでも大量に販売されているし、NTTはアナログ電話機が存在するかぎり、アナログ回線のサポートを続けるし、強引にデジタル回線への切り替えを、それも有料で迫ってくるなどない。電話局とうちのビルの間は一部光になっているだろうが(そうでなければISDNやBフレツツは引けない)、アナログ回線も残っているはずだ(現にADSLを引いている)。回線がデジタル化されても、アナログ電話機へ接続するための機器は、NTTがもちろん無料で用意する。

その話を聞いたのは、契約した当日の夜だったのだが、母にはすぐに電話して契約解除を要求するようにいった。どうやら本人はクーリングオフできると思っていたようだが、これは個人で契約した場合にしか通用しない。なまじテレビなどで悪徳商法についての知識を得ていると、こういうところが盲点になる。これについては、

<http://www.kobe-np.co.jp/kobenews/sougou/010810ke18290.html>

が警告している。

今回はクーリングオフできないので、相手が嘘をついて契約させたというのが、重要な論点になる。いざとなったら、数か月前に別件で仕事を依頼した弁護士を間に立てることも含めて契約解除を迫るよう助言したところ、「弁護士」という言葉が功を奏したか、それともこの商法への批判がすでにいくつも出ているためか、翌日の電話で契約解除に持ち込むことができた。さらに翌日には、宅配便で契約書が戻ってきて、無事に一件落着した。

じつは母の会社は筆者も取締役になっているのだが、実質的には70歳をすぎた母と、50代後半の母のアシスタントの二人でやっており、どうもハイテクといったわけのわからないものには、結構だまされやすいようだ。実際、そういう事業所を狙い撃ちするように、このような悪徳商法が行われているらしい。

今回はまだリースも始まっていないし、工事さえ行われていない時期に手を打つことができたので、契約解除に持ち込めたが、そうでなければリース会社も含めての訴訟などということになっていたかもしれない。それができずに結局は泣き寝入りというケースは、かなり多いと思われる。さらに多いのは、未だにだまされた気がついていないケースがあるかもしれないという点が、恐いところである。

電話機についての悪徳商法としては、ISDNが話題になった頃の、強引にISDN契約をさせた事例や、ナンバーディスプレイ導入時に、今後その電話は使用できなくなるといって、電話機を売りつけていた例などがある。マイライン開始時には、各電話会社が、マイラインのために新しい電話機を買う必要はないことを、インターネットをはじめいろいろなところで警告していたのは記憶に新しい。それでも実際に、マイライン契約のために新しい電話機を買わされたユーザーは少なくないような気がする。

この手の悪徳商法は、過去には消防署の方から来ましたといって、消火器を売りつけるものなどがあったが、手口自体は古典的なものである。詐欺や悪徳商法の手口というのは、昔から確立していて、そのネタに何を選択するかということにつきていようだ。とくにハイテク関連をネタに、それがよくわからない老人をターゲットにするなど、ネタの複雑さに単純な手口が隠れてしまっている。

すけやす・しげお インターメディア・アクセス

海外イベント

- 12/3-6 **NEPCON WEST**
San Jose McEnery Convention Center, San Jose, CA, USA
Reed Exhibition
<http://www.nepconwest.com/>
- 12/9-11 **IEEE International Electron Devices Meeting**
Hilton San Francisco, San Francisco, CA, USA
IEEE
<http://www.his.com/~iedm/>
- 12/10-12 **Infosecurity Conference and Exhibition**
Jacob K Javits Center, New York, NY, USA
Reed Exhibition
<http://www.infosecurityevent.com/App/main.cfm?moduleid=42&appname=100004>
- 1/6-10 **Macworld Conference & Expo**
The Moscone Center, San Francisco, CA, USA
IDG
<http://www.macworldexpo.com/macworld2003/V33/index.cvn>
- 1/9-12 2003 **International CES**
Las Vegas Convention Center, Las Vegas, NV, USA
Consumer Electronics Association
<http://www.cesweb.org/>
- 1/14-16 **COMDEX SCANDINAVIA**
Swedish Exhibition and Congress Centre, Goteborg, Sweden
Key3Media
<http://www.key3media.com/international/events/index.php?d=scandinavia&s=welcom>
- 1/27-30 **COMNET Conference & Expo**
Washington Convention Center, Washington D.C., WA, USA
IDG
<http://www.comnetexpo.com/comnetexpo/V33/index.cvn>

国内イベント

- 11/27-29 **Security Solution Expo 2002**
パシフィコ横浜 (神奈川県横浜市)
日経 BP 社
<http://expo.nikkeibp.co.jp/secu-ex/>
- 12/4-5 **VON JAPAN**
ヒルトン東京 (東京都新宿区)
キースリーメディア・イベント
<http://www.von-japan.jp/>
- 12/4-6 **SEMICON Japan 2002**
日本コンベンションセンター (幕張メッセ, 千葉県千葉市)
SEMI
<http://www.semi.org/japan/>
- 12/4-6 **STREAMING MEDIA ASIA 2002**
東京国際展示場 (東京ビッグサイト, 東京都江東区)
IDG ジャパン
<http://www.idg.co.jp/expo/smj/>
- 12/10-11 **MATLAB Expo 2002**
東京ドームブリズムホール (東京都文京区)
サイバネットシステム
<http://www.cybernet.co.jp/matlab/me2002/>
- 12/16-20 **Internet Week 2002**
パシフィコ横浜 (神奈川県横浜市)
(社)日本ネットワークインフォメーションセンター(JPNIC)
<http://internetweek.jp/>
- 1/22-24 2003 **電子コンポーネント EXPO**
東京国際展示場 (東京ビッグサイト, 東京都江東区)
リードエグジビションジャパン
<http://web.reedexpo.co.jp/ed/>

開催日, イベント名, 開催地, 問い合わせ先の順

日程はすべて予定です。問い合わせ先にご確認のうえ、お出かけください。

セミナー情報

- 最新 CCD イメージセンサの特性と技術〜 CCD の基礎と応用技術〜
開催日時 : 11 月 28 日 (木) ~ 11 月 29 日 (金)
開催場所 : CQ 出版セミナールーム
受講料 : 25,000 円
問い合わせ先: エレクトロニクス・セミナー事務局, ☎(03) 5395-2125
- Linux デバイスドライバ・デバッグテクニック
—— USB デバイスのドライバのデバッグ手法を中心に解説 ——
開催日時 : 11 月 29 日 (金)
開催場所 : 新百合 21 研修室 (神奈川県麻生市)
受講料 : 45,000 円
問い合わせ先: (株) デバイスドライバーズ, ☎(042) 363-8294
<http://www.devdrv.co.jp/seminar/>
- DSP を使ったシステム開発入門
開催日時 : 11 月 30 日 (土)
開催場所 : CQ 出版セミナールーム
受講料 : 13,000 円
問い合わせ先: エレクトロニクス・セミナー事務局, ☎(03) 5395-2125
- MATLAB による制御のためのシステム同定
開催日時 : 12 月 3 日 (火) ~ 12 月 4 日 (水)
開催場所 : オームビル (東京都千代田区)
受講料 : 71,800 円
問い合わせ先: (株) トリケップス, ☎(03) 3294-2547, FAX (03) 3293-5831
<http://www.catnet.ne.jp/triceps/sem/021203a.htm>
- PC 実習!! SOAP・WSDL・UDDI プログラミング入門
開催日時 : 12 月 5 日 (木) ~ 12 月 6 日 (金)
開催場所 : SRC セミナールーム (東京都高田馬場)
受講料 : 78,000 円
問い合わせ先: (株) ソフト・リサーチ・センター, ☎(03) 5272-6071
http://www.src-j.com/seminar_no/22/22_254.htm
- リアルタイム OS 基礎
開催日時 : 12 月 9 日 (月) ~ 12 月 11 日 (水)
開催場所 : 東京 MI ビル 26F (東京都品川区)
受講料 : 30,000 円
問い合わせ先: 三菱電機セミコンダクタ・アプリケーション・エンジニアリング(株)半導体研修センター, ☎(03) 5783-7365 <http://www.semicon.melco.co.jp/>
- MPEG-4 仕様解説と実装・伝送技術
開催日時 : 12 月 10 日 (火) ~ 12 月 11 日 (水)
開催場所 : オームビル (東京都千代田区)
受講料 : 62,500 円 (1 口で 1 社 3 名まで受講可)
問い合わせ先: (株) トリケップス, ☎(03) 3294-2547, FAX (03) 3293-5831
<http://www.catnet.ne.jp/triceps/sem/c021210n.htm>
- 移動通信用 SAW デバイスの開発と最新技術
開催日時 : 12 月 12 日 (木)
開催場所 : リアライズ理工学院研修室 (東京都文京区)
受講料 : 30,400 円
問い合わせ先: リアライズ理工学院, ☎(03) 3815-8552, FAX (03) 3815-8529
<http://www.rlz.co.jp/seminar/seminardata.php?id=RG5212007>
- C 言語による LSI 設計〜設計事例を通した理論と実際
開催日時 : 12 月 13 日 (金)
開催場所 : CQ 出版セミナールーム
受講料 : 13,000 円
問い合わせ先: エレクトロニクス・セミナー事務局, ☎(03) 5395-2125
- 組込み向けソフトウェアのテスト・設計技法
開催日時 : 12 月 17 日 (火)
開催場所 : 中央大学駿河台記念館 (東京都千代田区)
受講料 : 52,500 円 (1 口で 1 社 3 名まで受講可)
問い合わせ先: (株) トリケップス, ☎(03) 3294-2547, FAX (03) 3293-5831
<http://www.catnet.ne.jp/triceps/sem/c021217n.htm>
- ネットワーク/ディレクトリサービスにおけるネットワーク管理法
開催日時 : 12 月 17 日 (火) ~ 12 月 19 日 (木)
開催場所 : 高度ポリテクセンター (千葉県, 千葉市)
受講料 : 35,000 円
問い合わせ先: 雇用・能力開発機構 高度ポリテクセンター事業課, ☎(043) 296-2582
<http://www.apc.ehdo.go.jp/seminar/jyohousub-out/syousai/02IIW21210.html>
- SAN (ストレージ・エリア・ネットワーク) 入門技術解説
開催日時 : 12 月 18 日 (水)
開催場所 : SRC セミナールーム (東京都高田馬場)
受講料 : 48,000 円
問い合わせ先: (株) ソフト・リサーチ・センター, ☎(03) 5272-6071
http://www.src-j.com/seminar_no/22/22_251.htm
- バグを出さないための!! ソフトウェア・デバッグ工学とテスト技法
開催日時 : 12 月 19 日 (木) ~ 12 月 20 日 (金)
開催場所 : SRC セミナールーム (東京都高田馬場)
受講料 : 76,000 円
問い合わせ先: (株) ソフト・リサーチ・センター, ☎(03) 5272-607
http://www.src-j.com/seminar_no/22/22_253.htm
- FPGA で作るマイクロプロセッサ
開催日時 : 12 月 19 日 (木) ~ 12 月 20 日 (金)
開催場所 : CQ 出版セミナールーム
受講料 : 39,000 円
問い合わせ先: エレクトロニクス・セミナー事務局, ☎(03) 5395-2125

読者の広場



Interfaceへの声

2002年11月号特集 「徹底解説! ARMプロセッサ」 に関して

▷ ハードからソフト事例まで網羅したARMの特集は、非常に役立ちました。実製品でARMを使用したことはまだありませんが、今後のCPU選定の参考にします。(moto)

▷ ARMの文字に興味を引かれて購入しました。ARMといえば最近Windows CEとインテルのARMの組み合わせのPDAばかりで、「MIPSがんばれ!」とおもっていたところへ、RAIDカードにDECのDigital印のARMが搭載されていたものを見つけ、「RAIDカードにも使われていたんだ(現行製品にもARMが使われているものある)」と意外な一面を知り、ちょっと気になっている製品でした。(A758)

▷ ARMプロセッサを使っていてもよいのではないかと、少し興味が湧いてきた。ただ、少し気がかりなのは、CPUとして決まったスペックのハードウェアがないという点で、コストも含めて時期尚早という感じもします。(Yahoo!)

▷ いままで、RISCプロセッサで組み込み

といえばSuperHしか浮かんでいませんでしたが、本号でARMアーキテクチャの魅力を発見しました。とてもためになりました。(ビギナーズ)

▷ 今回、最初に工場の作業の例でプロセッサの動作を説明している文中、敷地外の製品倉庫(データメモリ)から作業棚(レジスタ)に移すには~以下の説明は、あまりにも解説が少なすぎて、いいかげんなように思った。また、ARMプロセッサを実験で理解できないのか! ICおよびテスト基板などを調べようと思ったら、いきなりコラムで秋葉原などでは市販されていないとか、せめて、どうすれば実験(体験)できるのか、具体的に方法を書いてくても良いのではないだろうか。まるで他人事のような書き方である。(とくめい希望)

その他

▷ 何かと耳にするARMだが、どのようなものを知るには十分な内容だった。「やり直しのための信号数学」は、おもしろそうだが、ひさしぶりに購入したので理解不能。単行本化を望みます。(KAZZU)

▷ 組み込み系の会社から内定をいただき、本誌を熟読するようになりました。ジャイロとGPSを使った会社なので、ARMやMotionJPEGなどが将来結びつきそうで

わくわくしました。これからも宜しく願います。(保坂欽大)

▷ 久々に掲載された「組み込みプログラミングノウハウ入門」でしたが、楽しく読ませてもらいました。後半でオブジェクト指向の話も少し触れられていることもあり、今後ステートマシンとオブジェクト指向の現実的なつなぎ合わせ(CASEツールを絡めて)の話題もあるものと期待しています。(は)

▷ 「シニアエンジニアの技術草子」にあったWebブラウズ、mail、OfficeができるPCは、LinuxやFreeBSDの上にMozillaとOpenOfficeを乗せ、セキュリティパッチをDebianのapt形式であててのようにすれば、家電メーカーならどこでも作れそうですね。どこか作らないかな....(玉出のタマ)

▷ 「フジワラヒロタツの現場検証」の内容は、恵まれた才能をもつ人だからこそ、となりの芝生が青く見えるのであって、となりの家という選択肢が存在しない人も多いはず。いろいろな体験(=苦勞?)をできるというのは、とても素晴らしいことだと思います。(クルルンファ)

▷ 本誌とは直接関係ありませんが、現役のエンジニアがノーベル賞を受賞し、同じエンジニアとしてたいへんうれしい限りです。同じエンジニアを讃える番組(?)の「プロジェクトX」は少し鼻につきますが、今回の受賞は手放して喜べます。(慈恩)



特集担当デスクから

☆ CPUに内蔵されている/チップセットが市販されている/秋葉原で格安に売られている....そのような状況にもめげず(?), あえてFPGAで設計する意味がどこにあるのか。その答を今回の特集で理解していただければ、筆者といっしょにがんばったつもりですが、いかがだったでしょうか。

☆ ああ~それにしてもページが足りない! 普通はそれぞれのバスやインターフェースだけでも、特集が1本組めるのに、それらをまとめて1回で....というのは、やはり無理があったかもしれません。とはいえ、バラ売り(?)ではインパクトに欠けるのも事実。ホストCPUとメインメモリ、拡

張バス、そしてそのバス上にグラフィックス表示にキーボード&マウス、そしてHDDくらいつながらないと、パソコンとはいえないでしょう!

☆ 本当は、PCカード/CFカードコントローラや、光ディジタルIN/OUT対応のPCMサウンドカードなども設計しているのですが、誌面の都合で今回は解説記事を掲載できませんでした。いずれ機会があれば、掲載していきたいと考えています。

☆ さて、ハードという器ができたならその次はソフトです。このハードウェア上に、ITRONやLinuxを移植していただける方を大募集しています!!

アンケートの結果

興味のある記事
(2002年11月号で実施)

- ①第1章 ARMアーキテクチャ詳解
- ②第2章 ARM命令セットの詳細
- ③第3章 ARMプロセッサを採用したシステムの最適化
- ④第4章 ARMプロセッサプログラミング事例解説
- ⑤JPEG2000/Motion-JPEG2000の技術概要と応用(前編)
- ⑥ハッカーの常識的見聞録(第23回)
- ⑦組み込み向けGUIフレームワークとIDE(後編)
- ⑧やり直しのための信号数学(第13回)
- ⑨移り気な情報工学(第29回)
- ⑩Appendix ARM搭載評価ボードのいろいろ
- ⑪フジワラヒロタツの現場検証(第64回)
- ⑫シニアエンジニアの技術草子(貳拾壱之段)
- ⑬GUIクロスプラットフォームアプリケーションの設計技法
- ⑭無線LAN専用セキュリティシステム「C4-SWL-BOX」の概要

- ⑮MEDIA Encoderスクリプトの再利用
- ⑯組み込みプログラミングノウハウ入門(第5回)
- ⑰WIRELESS JAPAN 2002
- ⑱InterGiga No.28
- ⑲第5章 ルーレットプログラムの作成事例
- ⑳開発環境探訪(第13回)

特集「徹底解説! ARMプロセッサ」についてのアンケートの結果報告

Q1 CPUにARM系を採用したことがありますか?

- ①ある(93%)
- ②ない(7%)

Q2 (Q1で1と答えた方にお伺いします)

ARMを採用したシステムで、具体的なCPUコアは何を使われましたか?

- ①ARM7TDMI (100%)
- ②ARM72x/74x (0%)
- ③ARM9系 (0%)

- ④ARM10系 (0%)
- ⑤StrongARM系 (0%)
- ⑥XScale系 (0%)
- ⑦その他 (0%)

Q3 (Q1で1と答えた方にお伺いします)

ARM系CPUを採用した理由は何でしょう?

- ①低消費電力だから (0%)
- ②IPとしてSoCに組み込めるから (100%)
- ③使いなれているから (0%)
- ④その他 (0%)

Q4 ARMに関連した分野で、どのような記事をご希望ですか?

SoC組み込みの注意点など、PDAに使用されるWindowsCEやLinuxが動作するARM、PDAアプリケーション開発のためのツールおよび開発手法、応用事例、活用例の詳細および方法論など。

Interface 年間予約購読のお知らせ

Interfaceを確実にお手元にお届けする年間予約購読をご利用ください。

Interface : 毎月25日発売

(年4回CD-ROM付き特別号/年4回付録付き特別号)

年間予約購読料金: 10,800円

※予約購読料金の中には年間の定価合計金額および送料荷造り費用が含まれます。

●申し込み方法

お申し込みは、FAXで下記までご通知ください。お申し込みに必要な「年間予約購読申込書」をWeb上でも公開しています(<http://www.cqpub.co.jp/hanbai/nenkan/nenkan.htm>)。こちらをご利用ください。


お支払い方法は、クレジットカード・現金書留・郵便振替・銀行振込がご利用になれます。

お申し込み受け付け後、請求書を発送いたします。

●年間予約購読の申し込み先

CQ出版株式会社 販売局 販売部

TEL: 03-5395-2141 FAX: 03-5395-2106



次号予告

ワイヤレスネット
ワーク技術入門

IEEE802.11系無線LAN技術/標準化動向/Bluetoothプロトコルスタックの開発・検証/OFDM無線モデムの基礎技術と設計事例/FFT計算/60GHz帯を使った高速無線伝送/ミリ波自己ヘテロダイン伝送方式/UWB技術/

IEEE802.11a/b/g, Bluetooth, UWBなど、ワイヤレスLANの規格が乱立状態になっている。そこでまず、これらの規格に使われている技術を原理から解説し、わかりやすく整理する。次に、Linux対応のBluetoothプロトコルスタックについて、サンプルアプリケーションの作成例も示しながら解説する。そして、無線LANなどで使われるディジタル変調方式OFDM(直交波周波数分割多重)について、その原理から、OFDM無線モデムの設計手法までを徹底解説する。また、映像などの大容量伝送に向くといわれる60GHz帯の無線伝送技術について、周波数安定性の問題を解決するための「ミリ波自己ヘテロダイン伝送方式」を中心に説明する。最後に、IEEE802.11やBluetoothに比べ低消費電力、高速伝送も可能なUWB(Ultra Wideband)について、原理や最新状況を解説する。

★次号には、記事関連ファイルなどが満載されたCD-ROM『InterGiga No.29』が付属します！

お知らせ

▶読者の広場

本誌に関するご意見・ご希望などを、綴じ込みのハガキでお寄せください。読者の広場への掲載分には粗品を進呈いたします。なお、掲載に際しては表現の一部を変更させていただくことがありますので、あらかじめご了承ください。

▶投稿歓迎

本誌に投稿をご希望の方は、連絡先(自宅/勤務先)を明記のうえ、テーマ、内容の概要をレポート用紙1〜2枚にまとめて「Interface投稿係」までご送付ください。メールでお送りいただいても結構です(送付先はsupportinter@cqpub.co.jpまで)。追って採否をお知らせいたします。なお、採用分には本社規定の原稿料をお支払いいたします。

▶本誌掲載記事についてのご注意

本誌掲載記事には著作権があり、示されている技術には工業所有権が確立されている場合があります。したがって、個人で利用される場合以外は、所有者の許諾が必要です。また、掲載された回路、技術、プログラムなどを利用して生じたトラブルについては、小社ならびに著作権者は責任を負いかねますので、ご了承ください。

本誌掲載記事をCQ出版(株)の承諾なしに、書籍、雑誌、Webといった媒体の形態を問わず、転載、複写することを禁じます。

▶コピーサービスのご案内

本誌バックナンバーの掲載記事については、在庫(原則として24か月分)のないものに限りコピーサービスを行っています。コピー体裁は雑誌見開きの、複写機による白黒コピーです。なお、コピーの発送には多少時間がかかる場合があります。

●コピー料金(税込み)

1ページにつき100円

●発送手数料(判型に関わらず)

1〜10ページ: 100円, 11〜30ページ: 200円, 31〜50ページ: 300円, 51〜100ページ: 400円, 101ページ以上: 600円

●送付金額の算出方法

総ページ数×100円+発送手数料

●入金方法

現金書留か郵便小為替による郵送

●明記事項

雑誌名、年月号、記事タイトル、開始ページ、総ページ数

●宛て先

〒170-8461 東京都豊島区巣鴨1-14-2

CQ出版株式会社 コピーサービス係

(TEL: 03-5395-4211, FAX: 03-5395-1642)

▶お問い合わせ先のご案内

●在庫、バックナンバー、年間購読送付先変更に関して

販売部: 03-5395-2141

●広告に関して

広告部: 03-5395-2133

●雑誌本文に関して

編集部: 03-5395-2122

記事内容に関するご質問は、返信用封筒を同封して編集部宛てに郵送して下さるようお願いいたします。筆者に回送してお答えいたします。

編集後記

■拉致問題、劇場テロ、狙撃事件、……読むのにつらいニュース記事が続いている。「……Imagine there's no Countries(想像してごらんよ、国境のない世界を)……」とJohn Lennonが歌っている。人は酷いこともするけれど、素晴らしいことも成し遂げるー不思議。いまの状況を良くすべく、自分のベストを尽くすだけ。(洋)

■京都に出張した際、駅の近くに「手塚治虫ワールド」があるので、入ってみた。場内のおみやげ品売り場は手塚治虫のキャラクターグッズで溢れていて、いろいろ目移りしたのだが、家族への土産としてクッションの一つ買った。帰宅後、土産は家族から強い非難を浴びることになった。「ヒョウタンツギ」のデザインだったのだ(^^)。(=IO)

■今月号のプロローグ……実際に1晩で決まったわけではなく、何度も何度も検討を重ね議論を交わした末に決めた仕様です。ついにその全貌(掲載できなかった部分もありますが)を公開できる時が来ました!(しみじみ) しかしまあ会話の端々から、未だに強力なモトラリアンなオーラが感じられる筆者さんです(^^)(M)

■Chiptuneという「一つの音源チップで完結した音楽」を扱ったパーティーに行ってきました。コモドール64で使われた6581(SID)などの8ビット時代の音源チップで最新の音楽が作られているということで、聞いてみれば有名なあの曲も6581製ということで驚きました。古い技術を新しく使う、というのは痛快ですね。(み)

■田中耕一さんのノーベル賞はうれしいニュースだったが、このような発見でノーベル賞をもらったことに驚いた。今後の遺伝子工学などに対する影響の大きさが評価されたのだろうが、ひよっとしたら自分もという人も多いのではないだろうか。ソフトウェアに関してノーベル賞が用意されていないのが残念だ。子供でも知っている賞の存在は大きいと思う。(Y)

■自宅から富士山が見えるところに住んでいるので、白く衣替えした富士山を見て冬が近づいてきたんだと感じます。今年は急に夏から秋へと替わり、気が付けば紅葉が始まっていたという感じがすよね。この調子できつと冬も来てしまうでしょう。また寒い季節が始まったんですね。(Y2)

■10月も終わりでいよいよ本格的に寒くなってきました。あったか〜い炬燵でみかんでも食べながら好きなテレビを見る。幸せのひと時……そのために大変な出費をしました。110度CSアンテナチューナー、新しいテレビ、月々の視聴料。あとね、ビデオにするかDVDにするか思案中。元採るまで見るのはシンドイだろうな。(ま)

■携帯電話を買い換えました。携帯を持ち始めて6〜7年になりますが、これで3台目。1台を約3年は使ってしまうため、換える度に機能の進化にビックリします。そして毎回、最初はものめずらしくて嬉しいのですが、使う機能はすぐに限定されてしまいます。CMなみに楽しんでいるユーザーって全体のどれくらいなの?(Mo)

Interface

©CQ出版(株) 2003 振替 00100-7-10665
2003年1月号 第29巻 第1号(通巻第307号)
2003年1月1日発行(毎月1日発行)
定価は裏表紙に表示してあります

発行人/蒲生良治
編集人/相原 洋
編集/大野典宏 村上真紀 山口光樹 小林由美子
デザイン・DTP/クニメディア株式会社
表紙デザイン/株式会社ブランニング・ロケッツ
本文イラスト/森 祐子 唐沢睦子
広告/澤辺 彰 中元正夫 渡部真実

発行所/CQ出版株式会社 〒170-8461 東京都豊島区巣鴨1-14-2
電話/編集部 (03) 5395-2122 URL <http://www.cqpub.co.jp/interface/>
広告部 (03) 5395-2133 インターフェース編集部へのメール
販売部 (03) 5395-2141 supportinter@cqpub.co.jp
CQ Publishing Co., Ltd./1-14-2 Sugamo, Toshima-ku, Tokyo 170-8461, Japan
印刷/クニメディア株式会社 美和印刷株式会社
製本/星野製本株式会社



日本ABC協会加盟誌
(新聞雑誌部数公表機構)

ISSN0387-9569

Printed in Japan